ABOUT PROTEUS VSM
INTRODUCTION

ВВЕДЕНИЕ

ABOUT PROTEUS VSM

ОТНОСИТЕЛЬНО PROTEUS VSM

Traditionally, circuit simulation has been a non-interactive affair. In the early days, netlists were prepared by hand, and output consisted of reams of numbers. If you were lucky, you got a pseudo-graphical output plotted with asterisks to show the voltage and current waveforms.

Традиционно, схемотехническое моделирование было не-интерактивное дело. В ранних днях, netlists был подготовлен вручную, и вывод состоял из стопок чисел. Если Вы были удачливы, Вы составили график псевдо-графический вывод со звездочками показывать напряжение и текущие формы волны.

More recently, schematic capture and on screen graphing have become the norm, but the simulation process is still non-interactive - you draw the circuit, press go, and then study the results in some kind of post processor.  This is fine if the circuit you are testing is essentially static in its behaviour e.g. an oscillator which sits there and oscillates nicely at 1Mhz. However,  if you are designing a burglar alarm, and want to find out what happens when a would-be burglar keys the wrong PIN into the keypad, the setting up required becomes quite impractical and one must resort to a physical prototype. This is a shame, as working ‘in cyberspace’ has so much to offer in terms of design productivity.

Раньше, схематический сбор данных и на экранном нанесении графика стал нормой, но процесс моделирования все еще не-интерактивен - Вы тянете схему, нажатие идет, и затем изучает результаты в некотором почтовом процессоре.   Это прекрасно, если схема, Вы являетесь испытательными, по существу статическая в ее поведении например генератор, который находится там и колеблется приятно в 1Mhz. Однако,   Если Вы разрабатываете сигнализацию, и хотите выяснить то, что случается, когда потенциальные ключи грабителя, неправильный PIN в мини-клавиатуру, установка требуемый становится весьма непрактичным и одним, должны прибегнуть к физическому прототипу. Это - позор, как работа ‘ В киберпространстве ’ Имеет так много, чтобы предложить в терминах производительности проекта.

Only in educational circles has an attempt been made to present circuit simulation like real life electronics where it is possible to interact with the circuit whilst it is being simulated.  The problem here has been that the animated component models have been hard coded into the program. Only limited numbers of simple devices such as switches, light bulbs, electric motors etc. have been offered, and these are of little use to the professional user.  In addition, the quality of circuit simulation has often left much to be desired. For example, one major product of this type has no timing information within its digital models.

Только в образовательных кругах имеет попытку, сделанный, чтобы представить схемотехническое моделирование подобно реальной электронике жизни, где возможно взаимодействовать со схемой, пока это моделируется.   Проблема здесь состояла в том, что анимированные составляющие модели были интенсивно кодированы в программу. Только ограниченные числа простых устройств типа выключателей, лампочек, электрические двигатели и т.д. предложились, и они имеют небольшое использование профессиональному пользователю.   Кроме того, качество схемотехнического моделирования имеет часто левый много, чтобы быть желательным. Например, одно главное изделие этого типа не имеет никакой временной информации в пределах ее цифровых моделей.

PROTEUS VSM brings you the best of both worlds. It combines a superb mixed mode circuit simulator based on the industry standard SPICE3F5 with animated component models. And it provides an architecture in which additional animated models may be created by anyone, including end users. Indeed, many types of animated model can be produced without resort to coding.  Consequently PROTEUS VSM allows professional engineers to run interactive simulations of real designs, and to reap the rewards of this approach to circuit simulation.

PROTEUS VSM приносит Вам лучшее из обоих миров. Это объединяет превосходный смешанный имитатор схемы режима, основанный на промышленном стандарте SPICE3F5 с анимированными составляющими моделями. И это обеспечивает архитектуру, в которой дополнительные анимированные модели могут быть созданы любым, включая конечных пользователей. Действительно, много тип анимированной модели могут быть произведены без, прибегают к кодированию.   Следовательно PROTEUS VSM позволяет профессиональным инженерам выполнять интерактивные моделирования реальных проектов, и пожинать награду этого подхода к схемотехническому моделированию.

And then, if that were not enough, we have created a range of simulator models for popular micro-controllers and a set of animated models for related peripheral devices such as LED and LCD displays, keypads, an RS232 terminal and more. Suddenly it is possible to simulate complete micro-controller systems and thus to develop the software for them without access to a physical prototype. In a world where time to market is becoming more and more important this is a real advantage.

И затем, если это не было достаточно, мы создали диапазон моделей имитатора для популярных микроконтроллеров и набора анимированных моделей для связаных периферийных устройств типа LED, и LCD показывает, мини-клавиатуры, RS232 зажим и больше. Внезапно возможно моделировать завершенные системы микроконтроллера и таким образом разрабатывать программное обеспечение для них без доступа к физическому прототипу. В мире, где время, чтобы торговать становится все более важно, это - реальное преимущество.

It is also worth pointing out that the processing power of the modern PC is truly awesome. A 300MHz Pentium II PC can simulate simple micro-controller designs in real time, or even faster in some cases. And even where things slow down somewhat, the response time is more often that not useable for software development. If you are serious about this game, you can go out and buy a 2GHz dual processor PC, which is far, far faster. This, then, debunks the other obvious objection to interactive simulation - that it would not be fast enough.

Это также стоит указывать, что мощность обработки современный PC верно устрашающая. 300MHz Pentium II PC может моделировать простые проекты микроконтроллера в реальном времени, или даже быстрее в некоторых случаях. И даже, где вещи замедляются несколько, время срабатывания более часто что не используемо для программной разработки. Если Вы серьезно относитесь к этой игре, Вы можете выходить и покупать 2GHz двойному процессору PC, который является далеким, гораздо быстрее. Это, тогда, разоблачает другое очевидное возражение на интерактивное моделирование - что это не было бы достаточно быстро.


ABOUT THE DOCUMENTATION
INTRODUCTION

ВВЕДЕНИЕ

ABOUT THE DOCUMENTATION

ОТНОСИТЕЛЬНО ДОКУМЕНТАЦИИ

This manual is intended to complement the information provided in the context sensitive help.  Whereas the manual contains background information and tutorials, the help provides context sensitive information related to specific icons, commands and dialog forms. Help on most objects in the user interface can be obtained by pointing with the mouse and pressing F1.

Это руководство предназначено, чтобы дополнить информацию, обеспеченную в контекстно-зависимой помощи.   Принимая во внимание, что руководство содержит основную информацию и обучающие программы, помощь обеспечивает контекстно-зависимую информацию связаной к специфическим значкам, командам и формам диалога. Помощь на большинстве объектов в интерфейсе пользователя может быть получена, указывая с мышью и нажимая F1.

PROTEUS VSM can be used in two rather distinct ways - either for Interactive Simulation or for Graph Based Simulation and this is reflected in the structure of the manual. Typically, you will use interactive simulation to see if a design works at all, and graph based simulation to investigate why it doesn’t or to take very detailed measurements. However, there are no hard and fast rules. Some elements of the system, such as Generators are relevant to both modes of use and are given their own chapters for this reason.

PROTEUS VSM может быть использован двумя довольно отличными способами - или для Интерактивного Моделирования или для Графа Основанное Моделирование, и это отражено в структуре руководства. Как правило, Вы используете интерактивное моделирование, чтобы смотреть, работает ли проект вообще, и граф основанное моделирование, чтобы исследовать почему это doesn ’ T или брать очень детальные измерения. Однако, не имеется никаких жестких и быстрых правил. Некоторые элементы системы, типа Генераторов Являются уместным обоим режимам использования и дают их собственные главы по этой причине.

Detailed, step by step tutorials are provided which take you through both types of simulation exercise. We strongly recommend that you work through these as they will demonstrate all the basic techniques required to get going with the software.

Детальный, шаг за шагом обучающие программы обеспечиваются, которые берут Вас через оба тип осуществления моделирования. Мы строго рекомендуем, чтобы Вы работали через них, поскольку они демонстрируют все основные методы, требуемые, чтобы получить продвижение с программным обеспечением.

Information on creating VSM models is provided separately in the VSM Software Development Kit (SDK), an on-line resource which is installed as standard with the Professional Version of Proteus.

Информация относительно создания VSM модели обеспечивается отдельно в VSM Программном Средстве разработки (SDK), сетевой ресурс, который установлен как стандарт с Профессиональной Версией Proteus.


Introduction
INTERACTIVE SIMULATION TUTORIAL

Introduction

Введение

The purpose of this tutorial is to show you, through the creation of a simple schematic, how to conduct an interactive simulation using Proteus VSM. While we will concentrate on the use of Active Components and the debugging facilities of the ISIS Editor we will also look at the basics of laying out a schematic and general circuit management. Full coverage of these topics can be found in the ISIS Manual.

Цель этой обучающей программы состоит в том, чтобы показать Вам, через создание простого схемного решения, как провести интерактивное моделирование, используя Proteus VSM. Пока мы концентрируемся на использовании Активных составляющих и средств отладки ISIS Редактора, мы будем также смотреть на основы размещения схематического и общего управления схемы. Полный охват этих тем может быть найден в ISIS Руководстве.

The circuit we will be using for the simulation is a pair of traffic lights connected to a PIC16F84 micro-controller as shown below.

Схема, которую мы будем использовать для моделирования - пара светофора, связанного с PIC16F84 микроконтроллером как показано ниже.

Whilst we will be drawing the schematic from scratch, the completed version can be found as "Samples\Tutorials\Traffic.DSN" within your Proteus installation.  Users who are familiar with the general operating procedures in ISIS may choose to use this ready made design and move on to the section on the micro-controller program. . Please note, however, that this design file contains a deliberate error - read on for more information.

Пока мы будем тянуть схемное решение на пустом месте, законченная версия может быть найдена как " Samples\Tutorials\Traffic. DSN " в пределах вашей инсталляции Proteus.   Пользователи, кто знакомы с общими операционными процедурами в ISIS, могут выбирать чтобы использовать этот готовый сделанный проект и переходить к разделу по программе микроконтроллера.. Пожалуйста примечание, однако, что этот файл проекта содержит преднамеренную ошибку - чита на для получения дополнительной информации.

If you are unfamiliar with ISIS, the interface and basic usage are discussed at length in A Guided tour of the ISIS Editor and although we will touch on these issues in the following section you should take the time to familiarise yourself with the program before proceeding.

Если Вы незнакомы с ISIS, интерфейс и основное использование обсужден подробно в Управляемое(руководствуемое) путешествие по ISIS Редактору И хотя мы коснемся этих проблем в следующем разделе, который Вы должны брать время, чтобы ознакомить самостоятельно с программой перед продолжением.

Drawing the Circuit

Рисунок Схемы

Placing the Components

Размещение Компонентов

We will start by placing two sets of traffic lights and a PIC16F84 on a new schematic layout. Start a fresh design, select the Main Mode and the Component icons (all the icons have both tool-tip text and context-sensitive help to assist in their use) and then left click on the letter ‘P’ above the Object Selector. The Device Library selector will now appear over the Editing Window (for more information see Basic Schematic Entry).

Мы стартуем, помещая два набора светофора и PIC16F84 на новом схематическом размещении. Стартуйте свежий проект, выберите Главный Режим, и значки Component (все значки имеют, и наконечник инструмента, текстовая и контекстно-зависимая помощь, чтобы помочь в их использовании) и затем левый щелкает на символе ‘ P ’ Выше Объектного Селектора. Селектор Библиотеки Устройства теперь появится по Окну редактирования (для получения дополнительной информации см. Основной Схематический Вход ).

The Traffic Lights can be found in the ACTIVE Library and the PIC micro-controller in the MICRO Library. To select a component into the design, highlight the component name in the Objects listbox and double click on it. A successful selection will result in the component name appearing in the Object Selector.

Светофор может быть найден в АКТИВНОЙ Библиотеке и PIC микроконтроллере в МИКРО Библиотеке. Чтобы выбирать компонент в проект, высветите составляющее имя в окне списка Объектов и двойном щелчке на этом. Успешный выбор приведет к составляющему имени, появляющемуся в Объектном Селекторе.

Once you have selected both TRAFFIC LIGHTS and PIC16F84 into the design close the Device Library Selector and click left once on the PIC16F84 in the Object Selector  (this should highlight your selection and a preview of the component will appear in the Overview Window at the top right of the screen). Now left click on the Editing Window to place the component on the schematic - repeat the process to place two sets of traffic lights on the schematic.

Как только Вы выбрали оба СВЕТОФОР, и PIC16F84 в проект закрывают Селектор Библиотеки Устройства и щелкают левым однажды на PIC16F84 в Объектном Селекторе   ( Это должно высветить ваш выбор, и предварительный просмотр компонента появится в Окне Краткого обзора в вершине, правой из экрана). Теперь левый щелкают на Окне редактирования, чтобы разместить компонент в схемное решение - повторяют процесс, чтобы разместить два набора светофора на схемном решении.

Movement and Orientation

Движение и Направление

We now have the building blocks on the schematic but the chances are they are not ideally positioned. To move a component, point the mouse over it and right click (this should highlight the component), then depress the left mouse button and drag (you should see the component outline ‘follow’ the mouse pointer) to the desired position. When you have the outline where you want release the left mouse button and the component will move to the specified position. Note that at this point the component is still highlighted - right click on any empty area of the Editing Window to restore the component to it’s normal status.

Мы теперь имеем стандартные блоки на схемном решении, но возможности - они идеально не установлены. Чтобы перемещать компонент, направьте мышь по этому, и правый щелкают (это должно высветить компонент), затем понижать левую кнопку мыши и перетаскивать (Вы должны смотреть составляющую иерархическую структуру ‘ Следовать ’ Указатель) к желательной позиции. Когда Вы имеете иерархическую структуру, где Вы хотите выпуск, левая кнопка мыши и компонент будет двигаться в указанную позицию. Примечание, что в этой точке, компонент все еще высвечивается - правый, щелкает на любой пустой области Окна редактирования Восстанавливать компонент к этому ’ S нормальное состояние.

To orient a component, right click over it in the same way as before then click on one of the Rotation icons. This will rotate the component through 90 degrees - repeat as necessary. Again, it is good practice to right click on an empty area of the schematic when you are finished to restore the component to it’s original state.

Ориентировать компонент, правый щелкают по этому таким же образом, как прежде, чем тогда щелкают на одном из Вращения Значки. Это будет вращать компонент через 90 степеней - повторение по мере необходимости. Снова, это - хорошая практика к правому, щелкают на пустой области схемного решения, когда Вы закончены, чтобы восстановить компонент к этому ’ S первоначальное состояние.

Set out the schematic in a sensible fashion ( perhaps based on the sample given ), moving and orientating the components as required. If you are having problems we advise you to work through the tutorial in the ISIS manual - ISIS Tutorial

Изложите схемное решение разумным способом (возможно основанный на данной выборке), перемещая и ориентируя компоненты как требуется. Если Вы имеете проблемы, мы уведомляем(советуем) Вам работать через обучающую программу в ISIS руководстве - ISIS Обучающая программа

For our purposes , we will ignore the 2D Graphics involved in the road junction and concentrate on creating a simulatable circuit - for those who are interested a full discourse on the Graphics capabilities of ISIS can be found  here - 2D Graphics

Для наших целей, мы игнорируем двумерную Графику, включенную в дорожное соединение и концентрируемся на создании simulatable схемы - для тех, кто заинтересованы, полная беседа на Графических возможностях ISIS может быть найдена   Здесь - Двумерная Графика

Zooming and Snapping

Изменение масштаба изображения и Моментальный снимок

In order to wire up the schematic it is useful to be able to zoom in to a specific area. Hitting the F6 key will zoom around the current position of the mouse, or, alternatively, holding down the SHIFT key and dragging a box with the left mouse button will zoom in on the contents of the dragged area.  To zoom back out again hit the F7 key, or, should you wish to zoom out until you can see the entire design, hit the F8 key. Corresponding commands can be accessed through the View Menu.

Чтобы проводить схемное решение, полезно быть способным раскрыть к специфической области. Нажатие ключа F6 изменит масштаб изображения вокруг текущей позиции мыши, или, альтернативно, удерживая ключ SHIFT и перемещая блок с левой кнопкой мыши раскроет на содержимом перемещенной области.   Изменять масштаб изображения отступают, снова нажимают ключ F7, или, должен Вы желать закрыть, пока Вы не можете смотреть полный проект, нажмите ключ F8. К соответствующим командам можно обращаться через Меню Вида.

ISIS has a very powerful feature called Real Time Snap. When the mouse pointer is positioned near to pin ends or wires, the cursor location will be snapped onto these objects. This allows for easy editing and manipulation of the schematic. This feature can be found in the Tools Menu and is enabled by default.

ISIS имеет очень мощную особенность по имени Фиксация Реальное время. Когда указатель установлен близко к штырьку, концы или провода, расположение курсора будут зафиксированы на эти объекты. Это учитывает простое редактирование и манипуляцию схемного решения. Эта особенность может быть найдена в Меню Инстр.средств и разрешена по умолчанию.

More information on zooming and snapping can be found in The Editing Window in the ISIS manual.

Подробная информация относительно изменения масштаба изображения и моментального снимка может быть найдена в Окно редактирования В ISIS руководстве.

Wiring Up

Телеграфирование

The easiest way to wire a circuit is to use the Wire Auto Router option on the Tools Menu. Make sure that this is enabled ( a tick should be visible to the left of the menu option ). For more information see The Wire Auto Router in the ISIS manual. Zoom in to the PIC until all the pins are comfortably visible and then place the mouse pointer over the end of pin 6 (RB0/INT). You should see a small  ‘x’ cursor on the end of the mouse. This indicates that the mouse is at the correct position to connect a wire to this pin.  Left click the mouse to start a wire and then move the mouse to the pin connected to the red light on one of the sets of Traffic Lights. When you get an ‘x’ cursor again over this pin left click to complete the connection. Repeat the process to wire up both sets of Traffic Lights as given on the sample circuit.

Самый простой способ проводить схема - чтобы использовать опция Wire Auto Router на Меню Инстр.средств. Удостоверитесь, что это разрешено (импульс сигнала времени должен быть видим налево от опции меню). Для получения дополнительной информации см. Проводной Авто Маршрутизатор В ISIS руководстве. Раскройте к PIC, пока все штырьки не удобно видимы и затем размещают указатель в течение конца штырька 6 (RB0/INT). Вы должны смотреть маленький   ‘ X ’ Курсор на конце мыши. Это указывает, что мышь - в правильной позиции, чтобы подключить провод с этим штырьком.   Лево щелкают мышь, чтобы стартовать провод и затем перемещать мышь в штырек, связанный с красным индикатором на одном из наборов Светофора. Когда Вы догоняете ‘ X ’ Курсор снова по этому штырьку левый щелкает, чтобы закончить подключение. Повторите процесс, чтобы провести оба набора Светофора как дано на типовой схеме.

There are a couple of points worth mentioning about the wiring up process:

Имеется пара точек, заслуживающих внимания относительно телеграфирования процесс:

•	You can wire up in any mode - ISIS is clever enough to determine what you are doing.

• 	 Вы можете проводить в любом режиме - ISIS, достаточно умен, определяют то, что Вы делаете.

•	When enabled, the Wire Autorouter will route around obstacles and generally find a sensible path between connections. This means that, as a general rule, all you need to do is left click at both end points and let ISIS take care of the path between them.

• 	 Когда разрешено, Проводной Автомаршрутизатор будет маршрут вокруг препятствий и вообще находить разумный путь между подключениями. Это означает, что, как общее правило, все Вы должны делать, левый, щелкают в, и заканчивают точки и позволяют ISIS заботиться о пути между ними.

•	ISIS will automatically pan the screen is you nudge the edge of the Editing Window while placing a wire. This means that you can zoom in to the most suitable level and, so long as you know the approximate position of the target component, simply nudge the screen over until it is in view. Alternatively, you can zoom in and out while placing wires ( using the F6 and F7 keys ).

• 	 ISIS будет автоматически прокрутка(пан) экран - Вы, подталкивают край Окна редактирования Пока размещение провода. Это означает, что Вы можете раскрывать к наиболее подходящему уровню и, пока Вы знаете приблизительную позицию о целевом компоненте, просто подталкиваете экран, пока это не в поле зрения. Альтернативно, Вы можете раскрывать и из пока размещения проводов (использующий ключи F6 и F7).

Finally, we have to wire pin 4 to a power terminal. Select Gadgets Mode and the Terminal icon and highlight ‘POWER’ in the Object Selector. Now left click on a suitable spot and place the terminal. Select the appropriate orientation and wire the terminal to pin 4 using the same techniques as before.

Наконец, мы должны провести штырек 4 на мощный зажим. Выберите Gadgets Mode и значок Terminal и подсветку ‘ POWER ’ В Объектном Селекторе . Теперь левый щелкают на подходящем пятне(ячейке) и размещают зажим. Выберите соответствующее направление и провод зажим к штырьку 4 использование те же самые методы как прежде.

More useful information on wiring up can be found at the following places in the ISIS manual:

Более полезная информация относительно телеграфирования может быть найдена в следующих местах в ISIS руководстве:

•	Wire Placement

• 	 Проводное Размещение

•	Wire Repeat

• 	 Проводное Повторение

•	Dragging Wires

• 	 Перемещение Провода

At this point we recommend that you load the completed version of the circuit – this will avoid any confusion arising if the version you have drawn is in any way different from ours! Also, if you have not purchased the PIC Microprocessor Model Library, you must load the pre-prepared sample file in order to proceed.

В этой точке мы рекомендуем что Вам загрузку законченную версию схемы - Это избежит любого возникновения замешательства, если версия, которую Вы тянули, всегда отличается наш! Также, если Вы не купили PIC Библиотеку Модели Микропроцессора, Вы должны загрузка пред-подготовленный типовой файл, чтобы продолжиться.

Writing the Program

Запись Программа

Source Listing

Распечатка программы

For the purposes of our tutorial, we have prepared the following program which will enable the PIC to control the traffic lights. This program is provided in a file called TL.ASM and can be found in the "Samples\Tutorials" directory.

С целью нашей обучающей программы, мы подготовили следующую программу, которая позволит PIC к управлению светофор. Эта программа обеспечивается в файле по имени TL.ASM и может быть найдена в каталоге "Samples\Tutorials".

           LIST    p=16F84 ; PIC16F844 is the target processor

           #include "P16F84.INC" ; Include header file

           CBLOCK 0x10   ; Temporary storage

              state

              l1,l2

           ENDC

           org     0               ; Start up vector.

           goto    setports        ; Go to start up code.

   	 org     4               ; Interrupt vector.

halt       goto    halt            ; Sit in endless loop and do nothing.

setports   clrw                    ; Zero in to W.

           movwf   PORTA           ; Ensure PORTA is zero before we enable it.

           movwf   PORTB           ; Ensure PORTB is zero before we enable it.

           bsf     STATUS,RP0      ; Select Bank 1

           clrw                    ; Mask for all bits as outputs.

           movwf   TRISB           ; Set TRISB register.

           bcf     STATUS,RP0      ; Reselect Bank 0.

initialise clrw                    ; Initial state.

           movwf   state           ; Set it.

loop       call    getmask         ; Convert state to bitmask.

           movwf   PORTB           ; Write it to port.

           incf    state,W         ; Increment state in to W.

           andlw   0x04            ; Wrap it around.

           movwf   state           ; Put it back in to memory.

           call    wait            ; Wait :-)

           goto    loop            ; And loop :-)

           ; Function to return bitmask for output port for current state.

           ; The top nibble contains the bits for one set of lights and the

           ; lower nibble the bits for the other set. Bit 1 is red, 2 is amber

           ; and bit three is green. Bit four is not used.

getmask    movf    state,W         ; Get state in to W.

           addwf   PCL,F           ; Add offset in W to PCL to calc. goto.

           retlw   0x41            ; state==0 is Green and Red.

           retlw   0x23            ; state==1 is Amber and Red/Amber

           retlw   0x14            ; state==3 is Red   and Green

           retlw   0x32            ; state==4 is Red/Amber and Amber.

           ; Function using two loops to achieve a delay.

wait       movlw   5

           movwf   l1

w1         call    wait2

           decfsz  l1

           goto    w1

           return

wait2      clrf    l2

w2         decfsz  l2

           goto    w2

           return

           END

There is, in fact, a deliberate mistake in the above code, but more of that later…

Имеется, фактически, преднамеренная ошибка в вышеупомянутом коде, но большем количестве из этого позже …

Attaching the Source File

Приложение Исходного файла

The next stage is to attach the program to our design in order that we can successfully simulate its behaviour. We do this through the commands on the Source Menu. Go to the Source Menu now and select the Add/Remove Source Files Command. Click on the New button, , browse until you reach the “Samples\Tutorials” directory and select the TL.ASM file. Click open and the file should appear in the Source Code Filename drop down listbox.

Следующая стадия должна прикрепить программу к нашему проекту, чтобы мы могли успешно моделировать его поведение. Мы делаем это через команды на Исходном Меню. Идите к Исходному Меню, теперь и выберите Дополняющуюся / удаляющуюся Команду Исходных файлов. Щелкните на кнопке New,, обзор, пока Вы не достигаете “ Samples\Tutorials ” Каталог и выбор TL.ASM файл. Щелкните открытым, и файл должен появиться в Имени файла Исходного текста Опускание вниз окна списка.

We now need to select the code generation tool for the file. For our purposes the MPASM tool will suffice. This option should be available from the drop down listbox and so left clicking will select it in the usual fashion. (Note that If you are planning to use a new assembler or compiler for the first time, you will need to register it using the Define Code Generation Tools command).

Мы теперь должны выбрать инструмент генерации объектного кода для файла. Для наших целей MPASM инструмент удовлетворит. Эта опция должна быть доступна от опускания вниз окна списка и так что левый щелчок выберет это обычным способом. (Примечание, что, если Вы планируете чтобы использовать новый ассемблер или транслятор впервые, Вы будет нуждаться к регистру в этом использующий команду Define code generation Tools).

Finally, it is necessary to specify which file the processor is to run. In our example this will be tl.hex ( the hex file produced from MPASM subsequent to assembling tl.asm). To attach this  file to the processor, right click on the schematic part for the PIC and then left click on the part. This will bring up the Edit Component dialogue form which contains a field for Program File. If it is not already specified as tl.hex either enter the path to the file manually or browse to the location of the file via the ‘?’ button to the right of the field. Once you have specified the hex file to be run hit ok to exit the dialogue form

Наконец, необходимо определить, который файл процессор должен выполнить. В нашем примере это будет tl.hex (шестнадцатеричный файл, произведенный от MPASM последующего за трансляцией tl.asm). Прикрепить это   Файл на процессор, правый щелкает на схематической части для PIC, и затем левый щелкают на части. Это поднимет форму диалога Компонента Редактирования, которая содержит поле для Программного файла. Если это уже не определено как tl.hex или вводить путь в файл вручную или обзор к расположению файла через ‘ ? ’ Кнопка направо от поля. Как только Вы определили шестнадцатеричный файл, который будет выполнен нажатие ok, чтобы выйти из формы диалога

We have now attached the source file to the design and specified which Code Generation Tool will be used. A more detailed explanation on the  Source Code Control System  is available later in this documentation.

Мы теперь прикрепили исходный файл к проекту и определили который Инструмент Генерации объектного кода Будет использован. Более детальное объяснение на   Система Управления Исходного текста   Является доступным позже в этой документации.

Debugging the Program

Отладка Программы

Simulating the Circuit

Моделирование Схемы

In order to simulate the circuit point the mouse over the Play Button on the animation panel at the bottom right of the screen and click left.  The status bar should appear with the time that  the animation has been active for. You should also notice that one of the traffic lights is green while the other is red and the logic state of the pins can be seen on the schematic. You will notice, however, that the traffic lights are not changing state. This is due to a deliberate bug we have introduced into the code. At this stage it would be appropriate to debug our program and try to isolate the problem.

Чтобы моделировать схему направляют мышь по Кнопке Игры на панели анимации в правой нижней части экрана и щелкают левым.   Строка состояния должна появиться со временем это   Анимация была активна для. Вы должны также обратить внимание, что один из светофора зелен пока другой, красен, и логическое состояние штырьков может быть замечено на схемном решении. Вы обратите внимание, однако, что светофор не изменяет состояние. Это из-за преднамеренного дефекта, который мы представили в код. В этой стадии это было бы соответствующее к отладке наша программа и попытка изолировать проблему.

Debugging Mode

Режим Отладки

In order to ensure that we are thorough in the debugging of the circuit we will stop the current simulation. Once you have done that you can start debugging by pressing CTRL+F12. Two popup windows should appear - one holding the current register values and the other holding displaying the source code for the program. Either of these can be activated from the Debug Menu along with a host of other informative windows. We also want to activate the Watch Window from which we can monitor the appropriate changes in the state variable. A full explanation of this feature is available in the section entitled The Watch Window later in this documentation.

Чтобы обеспечивать, что мы являемся полными в отладке схемы, мы остановимся текущее моделирование. Как только Вы завершили это, Вы можете стартовать отлаживать, нажимая CTRL+F12. Два всплывающих окна должны появиться - одно проведение текущие значения регистра и другое проведение, отображающее исходный текст для программы. Любой из них может быть активизирован от Меню Отладки наряду с главным компьютером других информативных окон. Мы также хотим активизировать Окно Часов, от которого мы можем контролировать соответствующее изменение в фазовое переменное. Полное объяснение этой особенности доступно в имеющем право раздела Окно Часов Позже в этой документации.

Concentrating for now on the Source popup notice the red arrow at the far left. This, together with the highlighted line indicate the current position of the program counter. To set a breakpoint here hit the ENTER key ( the breakpoint will always be set at the highlighted line ). If we wanted to clear the breakpoint we could do so by hitting the ENTER key again but we will leave it set just now.

Концентрация пока на Исходном всплывающем примечании красная стрелка в далеком левый. Это, вместе с высвеченной строкой указывает текущую позицию программного счетчика. Устанавливать контрольную точку здесь нажимают ключ ENTER (контрольная точка будет всегда устанавливаться в высвеченной строке). Если мы хотели очистить контрольную точку, мы могли бы делать так, нажимая ключ ENTER, снова но мы оставим это набором сейчас.

Setting a Breakpoint

Установка Контрольной точки

Looking at the program it can be seen that it loops back on itself in a repeating cycle. It would  therefore be a good idea to set a breakpoint at the beginning of this loop before we start. You can do this by highlighting the line (at address 000E) with the mouse, and then pressing F9. Then press F12 to set the program running. You should now see a message on the Status Bar  indicating that a digital breakpoint has been reached and the Program Counter (PC) address. This should correspond with the address of the first breakpoint we have set.

Смотря программа, может быть замечено что это циклы поддерживают на себе в повторяющемся цикле. Это было бы   Поэтому будьте хорошая идея устанавливать контрольную точку в начале этого цикла прежде, чем мы стартуют. Вы можете делать это, высвечивая строку (в адресе 000E) с мышью, и затем нажимая F9. Тогда нажмите F12, чтобы установить программное выполнение. Вы должны теперь смотреть сообщение на Строке состояния   Индикация, что цифровая контрольная точка была достигнута и Программный Счетчик адрес (PC). Это должно соответствовать с адресом первой контрольной точки, которую мы установили.

A list of the debugging keys are given in the Debug Menu but for the most part we will be using F11 to single step through the program. Hit the F11 key now and notice that the red arrow at the left has moved down to the next instruction. What we have actually done is executed the ‘clrw’ instruction and then stopped. You can verify this by looking at the W register in the Registers Window and noticing that it has been cleared to zero.

Список ключей отладки дается в Меню Отладки, но главным образом мы будем использовать F11 к отдельному шагу через программу. Нажмите ключ F11, теперь и обратите внимание, что красная стрелка в левом переместила до следующей инструкции. Что мы фактически завершили, выполнен ‘ Clrw ’ Инструкция и затем остановленный. Вы можете проверять это смотрящий на регистр Вт в Окне Регистров И замечающий, что это было очищеный в нуль.

What we now need to do is determine what we expect to happen on execution of the next instruction and then test to see if it actually does happen. For example, the next instruction should move the contents of the ‘‘w’’ register in to PORT A i.e. Port A should be cleared. Executing this instruction and checking the Register Window verifies that this is indeed the case. Continuing in this vein until you reach our second breakpoint you should notice that both ports have been cleared ready for output ( as dictated by the TRISB register) and that the state variable has correctly been set to 0.

Что мы теперь должны делать - определяют то, что мы ожидаем случаться на выполнении следующей инструкции и затем проверять, чтобы смотреть, случается ли это фактически. Например, следующая инструкция должна переместить содержимое ‘ ‘ W ’’ Регистр в PORT то есть Порту должен быть очищен. Выполнение этой инструкции и проверки Окна Регистра Верифицирует, что это действительно имеет место. При продолжении в этой вене, пока Вы не достигаете нашей второй контрольной точки, Вы должны обратить внимание, что оба порта были очищены готовы к выводу (как продиктовано TRISB регистром) и что фазовая переменная правильно был установлен в 0.

As this is a function call we have the option of Stepping Over the function (by hitting the F10 key) but for completeness we will step through each instruction. Hitting F11 here will jump us to the first executable line of the getmask function. Stepping forward we see that the move operation was successful and that we ‘land’ in the correct place for adding an offset of zero onto our lookup table. When we return to the main program therefore, we have the mask that we would expect. Single stepping further and writing the mask to the port we can see the correct result on the schematic. Single stepping again to increment the state is also successful as evidenced by the Register Window where the value for the W register is incremented by 1.

Поскольку это - обращение к функции, мы имеем опцию Переступающего функция (нажимая ключ F10) но для законченности, мы будем шаг через каждую инструкцию. Нажатие F11 здесь перейдет нас к первой выполнимой строке функции getmask. Продвижение переправляет, мы смотрим, что операция пересылки была успешна и что мы ‘ Земля ’ В правильном месте для добавления смещения нуля на нашу поисковую таблицу. Когда мы возвращаемся главной программе поэтому, мы имеем маску, которую мы ожидали бы. Отдельное продвижение далее и написание маска к порту мы можем смотреть правильный результат на схемном решении. Отдельное продвижение снова, чтобы увеличить состояние также успешно как доказано Окном Регистра Где значение для регистра Вт увеличено 1.

The single step takes us onto the instruction designed to wrap the state around to zero when it is incremented above 3. This, as can been seen from the Watch Window , is not performing as it should. The state should clearly be incremented to state 1 here in order for the mask to be set correctly on the next execution of the loop.

Отдельный шаг берет нас на инструкцию, разработанную, чтобы перенести состояние вокруг в нуль, когда это увеличено более чем 3. Это, как может быть замечено от Окна Часов, не выполняет, как это должно. Состояние должно ясно быть увеличено к состоянию 1 здесь для маски, которая будет установлена правильно на следующем выполнении цикла.

Finding the Bug

Обнаружение Дефекта

Closer investigation reveals that the problem is caused by ANDing with 4 instead of with 3. The states we want are 0,1,2, 3 and any of these when ANDed with 4 gives 0. This is why when running the simulation the state of the traffic lights does not change. The solution is simply to change the problem instruction to AND the state with 3 instead of 4. This means that the state will increment to 3 and when the W register is incremented to 4 the state will wrap around to 0. An alternative solution would be to simply test for the case when the ‘W’ register hits 4 and to reset it to zero.

Более близкое исследование показывает, что проблема вызвана ANDing с 4 вместо с 3. Состояния, которую мы хотим - 0,1,2, 3 и любой из них, когда ANDED с 4 дает 0. Это - то, почему при выполнении моделирования состояние светофора не изменяется. Решение должно просто изменить прикладную инструкцию AND состояние с 3 вместо 4. Это означает, что состояние увеличит к 3 и когда регистр Вт увеличен к 4, состояние перенесет вокруг к 0. Альтернативное решение было бы, чтобы просто проверить на случай когда ‘ Вт ’ Регистр нажимает 4 и к сбросу это в нуль.

While this short example of the debugging techniques available in Proteus VSM illustrates the basics there is a lot of additional functionality available. It is recommended that you look at the section on Source Level Debugging for a more detailed explanation.

Пока этот короткий пример методов отладки, доступных в Proteus VSM иллюстрирует основы имеются много дополнительных доступных функциональных возможностей. Рекомендуется, чтобы Вы смотрели на раздел по Исходная Отладка Уровня Для более детального объяснения.


Introduction
GRAPH BASED SIMULATION TUTORIAL

ГРАФ ОСНОВАННАЯ ОБУЧАЮЩАЯ ПРОГРАММА МОДЕЛИРОВАНИЯ

Introduction

Введение

The purpose of this tutorial is to show you, by use of a simple amplifier circuit, how to perform a graph based simulation using PROTEUS VSM. It takes you, in a step-by-step fashion, through:

Цель этой обучающей программы состоит в том, чтобы показать Вам, при помощи простой схемы усилителя, как исполнить граф основанное моделирование, используя PROTEUS VSM. Требуется Вы, постепенным способом, через:

•	Placing graphs, probes and generators.

• 	   Размещение графов, исследует и генераторы.

•	Performing the actual simulation.

• 	   Выполнение фактического моделирования.

•	Using graphs to display results and take measurements.

• 	   Использование графов, чтобы показать результаты и берет измерения.

•	A survey of the some of the analysis types that are available.

• 	   Обзор некоторых из тип анализа, которые являются доступными.

The tutorial does not cover the use of ISIS in its general sense - that is, procedures for placing components, wiring them up, tagging objects, etc. This is covered to some extent in the Interactive Simulation Tutorial and in much greater detail within the ISIS manual itself. If you have not already made yourself familiar with the use of ISIS then you must do so before attempting this tutorial.

Обучающая программа делает нет Охватите использование ISIS в его общем смысле - то есть процедуры для размещения компонентов, телеграфирование их, маркировка объектов, и т.д. Это охвачено до некоторой степени в Интерактивной Обучающей программе Моделирования и в намного большей детали в пределах ISIS руководства непосредственно. Если Вы уже не сделали себя знакомым с использованием ISIS, тогда Вы должны делать так перед попыткой этой обучающей программы.

We do strongly urge you to work right the way through this tutorial before you attempt to do your own graph based simulations: gaining a grasp of the concepts will make it much easier to absorb the material in the reference chapters and will save much time and frustration in the long term.

Мы строго торопим Вас работать правильно путь через эту обучающую программу прежде, чем Вы пытаетесь делать ваш собственный граф основанные моделирования: получение схватывания концепций будет делать это намного проще, чтобы поглотить материал в справочных главах и сохранит много времени и чагарника в долгосрочной перспективе.

Getting Started

Начало

The circuit we are going to simulate is an audio amplifier based on a 741 op-amp, as shown overleaf.  It shows the 741 in an unusual configuration, running from a single 5 volt supply. The feedback resistors, R3 and R4, set the gain of the stage to be about 10. The input bias components, R1, R2 and C1, set a false ground reference at the non-inverting input which is decoupled from the signal input.

Схема, которую мы переходим, чтобы моделировать - аудио усилитель, основанный на 741 op-amp, как показано на обороте.   Это показывает 741 в необычной конфигурации, выполняющей от отдельных 5 поставки вт. Резисторы обратной связи, R3 и R4, заставляют увеличение стадии быть приблизительно 10. Входные компоненты смещения, R1, R2 и C1, устанавливают ложную заземляющую ссылку при вводе не-инвертирования, который является расцепленным от ввода сигнала.

As is normally the case, we shall perform a transient analysis on the circuit. This form of analysis is the most useful, giving a large amount of information about the circuit. Having completed the description of simulation with transient analysis, the other forms of analysis will be contrasted.

Как есть нормально случай, мы исполним анализ переходных процессов на схеме. Эта форма анализа наиболее полезна, давая большое количество информации относительно схемы. Завершавший описание моделирования с анализом переходных процессов, другие формы анализа будут противопоставлены.

If you want, you can draw the circuit yourself, or you can load a ready made design file from "Samples\Tutorials\ASIMTUT1.DSN" within your Proteus installation.  Whatever you choose, at this point ensure you have ISIS running and the circuit drawn.

Если Вы хотите, Вы можете тянуть схему самостоятельно, или Вы можете загрузка готовый сделанный файл проекта от " Samples\Tutorials\ASIMTUT1. DSN " в пределах вашей инсталляции Proteus.   Независимо от того, что Вы выбираете, в этой точке обеспечивают, что Вы имеете выполнение ISIS и тянувшую схему.

Generators

Генераторы

To test the circuit, we need to provide it with a suitable input. We shall use a voltage source with a square wave output for our test signal. A generator object will be used to generate the required signal.

Чтобы проверять схему, мы должны обеспечить это подходящим вводом. Мы используем источник напряжения с выводом прямоугольной волны для нашего испытательного сигнала. Объект генератора будет используем к, генерируют требуемый сигнал.

To place a generator, first click left on the Gadget Mode icon, and then on the Generator icon: the Object Selector displays a list of the available generator types. For our simulation, we want a Pulse generator. Select the Pulse type, move the mouse over to the edit window, to the right of the IN terminal, and click left on the wire to place the generator.

Размещать генератор, сначала щелкают левым на значке Gadget Mode, и затем на значке Generator: Объектный Селектор показывает список доступных тип генератора. Для нашего моделирования, мы хотим генератор Импульса. Выберите тип Импульса, переместите мышь к окну редактирования, направо от зажима IN, и щелкните левым на проводе, чтобы разместить генератор.

Generator objects are like most other objects in ISIS; the same procedures for previewing and orienting the generator before placement and editing, moving, re-orienting or deleting the object after placement apply (see GENERAL EDITING FACILITIES in the ISIS manual or GENERATORS AND PROBES  in this manual).

Объекты Генератора - подобно большинству других объектов в ISIS; те же самые процедуры для предварительного обследования и присвоения адресов генератора перед размещением и редактированием, перемещением, переориентировкой или удалением, которое объект после размещения применяет (смотрят ОБЩЕЕ РЕДАКТИРОВАНИЕ FACILITIES в ISIS руководстве или GENERATORS AND ИССЛЕДУЕТ   В этом руководстве).

As well as being dropped onto an existing wire, as we just did, generators may be placed on the sheet, and wired up in the normal manner. If you drag a generator off a wire, then ISIS assumes you want to detach it, and does not drag the wire along with it, as it would do for components.

Также как понижаемый на существующий провод, поскольку мы только делали, генераторы могут быть помещены в карту, и проводиться(зашитый) нормальным способом. Если Вы перетаскиваете генератор, отключают провод, то ISIS предполагает, что Вы хотите отсоединить это, и не перетаскивает провод наряду с этим, поскольку это делал бы для компонентов.

Notice how the generator is automatically assigned a reference - the terminal name IN. Whenever a generator is wired up to an object (or placed directly on an existing wire) it is assigned the name of the net to which it is connected. If the net does not have a name, then the name of the nearest component pin is used by default.

Обратите внимание, как генератор автоматически назначен ссылка - зажим называет IN. Всякий раз, когда генератор пров до объекта (или помещен непосредственно на существующем проводе) это назначено имя сети, с которой это связано. Если сеть не имеет имени, то имя самого близкого составляющего штырька использовано по умолчанию.

Finally, we must edit the generator to define the pulse shape that we want. To edit the generator, tag it with the right mouse button and then click left on it to access its Edit Generator dialogue form. Select the High Voltage field and set the value to 10mV. Also set the pulse width to 0.5s.

Наконец, мы должны редактировать генератор, чтобы определить форму импульса, которую мы хотим. Чтобы редактировать генератор, отметьте это правой кнопкой мыши, и затем щелкните левым на этом, чтобы обратиться к ее форме диалога Генератора Редактирования. Выберите поле High Voltage, и установите значение в 10mV. Также установите ширину импульса в 0.5s.

Select the OK button to accept the changes. GENERATORS AND PROBES  gives a complete reference of the properties recognised by all the types of generator. For this circuit only one generator is needed, but there is no limit on the number which may be placed.

Выберите кнопку OK, чтобы принять изменение. GENERATORS AND ИССЛЕДУЕТ   Дает завершенную ссылку свойств, признанных всеми типами генератора. Для этой схемы только один генератор необходим, но не имеется никакого предела на числе, которое может быть помещено.

Probes

Исследования

Having defined the input to our circuit using a generator, we must now place probes at the points we wish to monitor. We are obviously interested in the output, and the input after it has been biased is also a useful point to probe. If needs be, more probes can always be added at key points and the simulation repeated.

Определив ввод к нашей схеме, используя генератор, мы должны теперь разместить исследования в точки, которые мы желаем контролировать. Мы очевидно заинтересованы выводом, и вводом после того, как это было смещено - также полезная точка, чтобы исследовать. Если потребности, большее количество исследований может всегда дополняться в ключевых точках и повторном моделировании.

To place a probe, first click left on the Gadgets Mode icon, and then on the Voltage Probe icon (ensure you have not selected a current probe by accident - we shall come to these later). Probes can be placed onto wires, or placed and then wired, in the same manner as generators. Move the mouse over to the edit window, to the left of U1 pin 3, and click left to place the probe on the wire joining pin 3 to R1 and R2. Be sure to place the probe on the wire, as it cannot be placed on the pin itself. Notice the name it acquires is the name of the nearest device to which it is connected, with the pin name in brackets. Now place the second probe by clicking left just to the left of the OUT terminal, on the wire between the junction dot and the terminal pin.

Размещать исследование, сначала щелкают левым на значке Gadgets Mode, и затем на значке voltage probe (обеспечивают, что Вы не выбрали текущее исследование случайно - мы явимся в эти позже). Исследования могут быть помещены на провода, или помещен и затем проводиться(зашитый), тем же самым способом как генераторы. Переместите мышь к окну редактирования, налево от U1 штырька 3, и щелкните левым, чтобы разместить исследование в провод, соединяющий штырек 3 к R1 и R2. Убедитесь, что разместили исследование в провод, поскольку это не может быть помещено в штырек непосредственно. Обратите внимание на имя, которое это приобретает - имя самого близкого устройства, с которым это связано, с именем штырька в скобках. Теперь разместите второе исследование, щелкая левый только налево от зажима OUT, на проводе между точкой соединения и штырьком зажима.

Probe objects are like generators and most other objects in ISIS; the same procedures for previewing and orienting the probe before placement, and editing, moving, re-orienting or deleting the probe after placement apply (see GENERAL EDITING FACILITIES in the ISIS manual or PROBES  in this manual). Probes may be edited in order to change their reference labels. The names assigned by default are fine in our case, but a useful tip when tagging probes is to aim for the tip of the probe, not the body or reference label.

Объекты Исследования - подобно генераторам и большинству других объектов в ISIS; те же самые процедуры для предварительного обследования и присвоения адресов исследования перед размещением, и редактированием, перемещением, переориентировкой или удалением, которое исследование после размещения применяет (смотрят ОБЩЕЕ РЕДАКТИРОВАНИЕ FACILITIES в ISIS руководстве или ИССЛЕДОВАНИЯ   В этом руководстве). Исследования могут быть отредактированы, чтобы изменить их метки ссылки. Имена, назначенные по умолчанию прекрасны в нашем случае, но полезном наконечнике, при маркировка исследований должна стремиться к наконечнику исследования, не метка ссылки или тело.

Now that we have set up the circuit ready for simulation, we need to place a graph to display the results on.

Теперь, когда мы установили схему, готовую к моделированию, мы должны разместить граф, чтобы показать результаты на.

Graphs

Графы

Graphs play an important part in simulation: they not only act as a display medium for results but actually define what simulations are carried out. By placing one or more graphs and indicating what sort of data you expect to see on the graph (digital, voltage, impedance, etc.) ISIS knows what type or types of simulations to perform and which parts of a circuit need to be included in the simulation. For a transient analysis we need an Analogue type graph. It is termed analogue rather than transient in order to distinguish it from the Digital graph type, which is used to display results from a digital analysis, which is really a specialised form of transient analysis. Both can be displayed against the same time axis using a Mixed graph.

Графы запускают важную часть в моделировании: они не только действуют как показывающаяся среда для результатов, но фактически определяют то, что моделирования выполнены. Помещая один или большее количество графов и указывая, какой сорт данных Вы ожидаете смотреть на графе (цифровой, напряжении, полное сопротивление, и т.д.) ISIS знает то, какой тип или типы моделирований, чтобы исполнить и который части схемы должны быть включены в моделирование. Для анализа переходных процессов мы нуждаемся в Аналоговом графе типа. Это названо аналогом скорее чем переходный процесс, чтобы отличить это от Цифрового типа графа, который является используемым к, показывают следствия цифрового анализа, который является действительно специализированной формой анализа переходных процессов. Оба могут быть отображены сначала та же самая ось времени, используя Смешанный граф.

To place a graph, first select the Gadgets Mode icon, and then the Graph icon: the Object Selector displays a list of the available graph types. Select the Analogue type, move the mouse over to the edit window, click (and hold down) the left mouse button, drag out a rectangle of the appropriate size, and then release the mouse button to place the graph.

Размещать граф, сначала выбирают значок Gadgets Mode, и затем значок Graph: Объектный Селектор показывает список доступных тип графа. Выберите Аналоговый тип, переместите мышь к окну редактирования, щелкните (и удержите) левую кнопку мыши, перетащите из прямоугольника соответствующего размера, и затем отвыпустите кнопку мыши, чтобы разместить граф.

Graphs behave like most objects in ISIS, though they do have a few subtleties. We will cover the features pertinent to the tutorial as they occur, but the reference chapter on graphs is well worth a read. You can tag a graph in the usual way with the right mouse button, and then (using the left mouse button) drag one of the handles, or the graph as a whole, about to resize and/or reposition the graph.

Графы ведут себя подобно большинству объектов в ISIS, хотя они имеют несколько тонкости. Мы охватим особенности, подходящие для обучающей программы, как они происходят, но справочная глава на графах стоит чита. Вы можете отмечать граф обычным способом с правой кнопкой мыши, и затем (использующий левую кнопку мыши) перетаскивают один из маркеров, или графа в целом, собираясь изменяет размеры и-или снова устанавливает граф.

We now need to add our generator and probes on to the graph. Each generator has a probe associated with it, so there is no need to place probes directly on generators to see the input wave forms. There are three ways of adding probes and generators to graphs:

Мы теперь должны дополнять наш генератор и исследования на к графу. Каждый генератор связывает исследование с этим, так не имеется никакой потребности разместить исследования непосредственно в генераторы, чтобы смотреть входные волновые формы. Имеются три пути добавления исследований и генераторов к графам:

•	The first method is to tag each probe/generator in turn and drag it over the graph and release it - exactly as if we were repositioning the object. ISIS detects that you are trying to place the probe/generator over the graph, restores the probe/generator to its original position, and adds a trace to the graph with the same reference as that of the probe/generator. Traces may be associated with the left or right axes in an analogue graph, and probes/generators will add to the axis nearest the side they were dropped. Regardless of where you drop the probe/generator, the new trace is always added at the bottom of any existing traces.

• 	   Первый метод состоит в том, чтобы отметить каждое исследование / генератор в свою очередь и перетаскивать это по графу и отвыпускать это - точно, как будто мы снова устанавливали объект. ISIS поиски, которые Вы пробуете размещать, исследование / генератор по графу, восстанавливает исследование / генератор к его первоначальной позиции, и дополняет след к графу с той же самой ссылкой как таковой исследования / генератора. Следы могут быть связаны с левыми или правыми осями в аналоговом графе, и исследования / генераторы будут дополнять к оси самый близкий сторону, они были понижены. Независимо от того, где Вы опускаете исследование / генератор, новый след всегда дополняется внизу любых существующих следов.

The second and third method of adding probes/generators to a graph both use the Add Trace command on the graph menu; this command always adds probes to the current graph (when there is more than one graph, the current graph is the one currently selected on the Graph menu).

Второй и третий метод добавления исследований / генераторов к графу оба использует Дополняющийся След Команда на меню графа; эта команда всегда дополняет исследования к текущему графу (когда имеются больше чем один граф, текущий граф один в настоящее время выбран на меню Graph).

•	If the Add Trace command is invoked without any tagged probes or generators, then the Add Transient Trace dialogue form is displayed, and a probe can be selected from a list of all probes in the design (including probes on other sheets).

• 	   Если Дополняющийся След Команда вызвана без любых отмеченных исследований или генераторов, тогда Дополняющаяся Переходная форма диалога Следа отображена, и исследование может быть выбрано от списка всех исследований в проекте (включая исследования на других картах).

•	If there are tagged probes/generators, invoking the Add Trace command causes you to be prompted to Quick Add the tagged probes to the current graph; selecting the No option invokes the Add Transient Trace dialogue form as previously described. Selecting the Yes option adds all tagged probes/generators to the current graph in alphabetical order.

• 	   Если имеются отмеченные исследования / генераторы, вызывая Дополняющийся След Команда вызывает, Вы, чтобы быть запрошен к Быстрому Дополняете отмеченные исследования к текущему графу; выбор опции No вызывает Дополняющуюся Переходную форму диалога Следа как предварительно описано. Выбор опции Yes дополняет все отмеченные исследования / генераторы к текущему графу в алфавитном порядке.

We will Quick Add our probes and the generator to the graph. Either tag the probes and generators individually, or, more quickly, drag a tag box around the entire circuit - the Quick Add feature will ignore all tagged objects other than probes and generators. Select the Add Trace option from the Graph menu and answer Yes to the prompt. The traces will appear on the graph (because there is only one graph, and it was the last used, it is deemed to be the current graph). At the moment, the traces consist of a name (on the left of the axis), and an empty data area (the main body of the graph). If  the traces do not appear on the graph, then it is probably too small for ISIS to draw them in. Resize the graph, by tagging it and dragging a corner, to make it sufficiently big.

Мы будем Быстрый Дополнять наши исследования и генератор к графу. Или отметьте исследования и генераторы индивидуально, или, более быстро, перетаскивают блок отметки вокруг полной схемы - Быстрый, дополняют, что особенность игнорирует все отмеченные объекты другие чем исследования и генераторы. Выберите опцию Add Trace от меню Graph, и ответьте На да на подсказку. Следы появятся на графе (потому что имеется только один граф, и это было последнее использовано, это, как считают, является текущим графом). В настоящее время, следы состоят из имени (слева оси), и пустой области данных (основная часть графа). Если   Следы не появляются на графе, тогда это вероятно слишком маленькое для ISIS, чтобы тянуть их в. Измените размеры графа, отмечая это и перемещая угол, делать это достаточно большим.

As it happens, our traces (having been placed in alphabetical order) have appeared in a reasonable order. We can however, shuffle the traces about. To do this, ensure the graph is not tagged, and click right over the name of a trace you want to move or edit. The trace is highlighted to show that it is tagged. You can now use the left mouse button to drag the trace up or down or to edit the trace (by clicking left without moving the mouse) and the right button to delete the trace (i.e. remove it from the graph). To untag all traces, click the right mouse button anywhere over the graph, but not over a trace label (this would tag or delete the trace).

Как это случается, наши следы (бывший помещенным в алфавитный порядок) появились в разумном порядке. Мы можем однако, перетасовывать следы относительно. Чтобы делать это, обеспечьте, что граф не отмечен, и щелкать правым по имени следа, который Вы хотите перемещать или редактировать. След высвечен, чтобы показать это, это отмечено. Вы можете теперь использовать левую кнопку мыши, чтобы перетащить след вверх или вниз или редактировать след (щелкая левый без того, чтобы переместить мышь) и правую кнопку, чтобы удалить след (то есть удалять это из графа). Чтобы неотмечать все следы, щелкните правую кнопку мыши где-нибудь по графу, но не по метке следа (это отметило бы или удалять след).

There is one final piece of setting-up to be done before we start the simulation, and this is to set the simulation run time. ISIS will simulate the circuit according to the end time on the x-scale of the graph, and for a new graph, this defaults to one second. For our purposes, we want the input square wave to be of fairly high audio frequency, say about 10kHz. This needs a total period of 100μs. Tag the graph and click left on it to bring up its Edit Transient Graph dialogue form. This form has fields that allow you to title the graph, specify its simulation start and stop times (these correspond to the left and right most values of the x axis),  label the left and right axes (these are not displayed on Digital graphs) and also specifies general properties for the simulation run. All we need to change is the stop time from 1.00 down to 100u (you can literally type in 100u - ISIS will covert this to 100E-6) and select OK.

Имеется одна конечная часть установки, которую нужно завершить(завершить) прежде, чем мы стартуем моделирование, и это должно установить моделирование время выполнения. ISIS моделирует схему согласно конечному времени в -масштабу графа, и для нового графа, этот в единицу значений по умолчанию секунда. Для наших целей, мы хотим, чтобы входная прямоугольная волна была довольно высокой звуковой частоты, говорила относительно 10kHz. Это нуждается в полном периоде 100 ⊂. s. Отметить граф, и щелкнуть левым на этом, чтобы поднять его Граф Переходного процесса Редактирования Форма диалога. Эта форма имеет поля, которые позволяют Вам заголовку граф, определяют, что его моделирование стартуется и останавливается времена (они соответствуют(переписываются) левому и правому большинству значений x оси),   Метка левые и правые оси (они не отображены на Цифровых графах) и также, определяет общие свойства для выполненного моделирования. Все, что мы должны измениться - остановленное время от 1.00 До 100u ( Вы можете буквально напечатать 100u - ISIS будет тайный это к 100E-6) и выбирать OK.

The design is now ready for simulation. At this point, it is probably worthwhile loading our version of the design ("Samples\Tutorials\ASIMTUT2.DSN")  to avoid any problems during the actual simulation and subsequent sections. Alternatively, you may wish to continue with the circuit you have entered yourself, and only load the ASIMTUT2.DSN file if problems arise.

Проект теперь готов к моделированию. В этой точке, это - вероятно заслуживающая внимания загрузка наша версия проекта (" Samples\Tutorials\ASIMTUT2. DSN ")   Избегать любых проблем в течение фактического моделирования и последующих разделов. Альтернативно, Вы можете желать продолжить схему, Вы ввели самостоятельно, и только загрузку ASIMTUT2. Файл DSN, если проблемы возникают.

Simulation

Моделирование

To simulate the circuit, all you need do is invoke the Simulate command on the Graph menu (or use its keyboard short-cut: the space bar). The Simulate command causes the circuit to be simulated and the current graph (the one marked on the Graph menu) to be updated with the simulation results.

Чтобы моделировать схему, все, что Вы должны, вызывают команду Simulate на меню Graph (или используют его клавиатуру ярлык: клавиша "пробел"). Команда Simulate заставляет схему моделироваться и текущий граф (один отмеченный на меню Graph) чтобы быть модифицированным с результатами моделирования.

Do this now. The status bar indicates how far the simulation process has reached. When the simulation is complete, the graph is redrawn with the new data. For the current release of ISIS and simulator kernels, the start time of a graph is ignored - simulation always starts at time zero and runs until the stop time is reached or until the simulator reaches a quiescent state. You can abort a simulation mid-way through by pressing the ESC key.

Делайте это теперь. Строка состояния указывает, как далеко процесс моделирования достиг. Когда моделирование завершено, граф повторно тян с новыми данными. Для текущего выпуска ISIS и ядер имитатора, начальное время графа игнорируется - моделирование всегда начинается во время, обнуляют, и выполняется, пока остановленное время не достигнуто или пока имитатор достигает статического состояния. Вы можете прерывать моделирование на полпути через, нажимая ключ ESC.

A simulation log is maintained for the last simulation performed. You can view this log using the View Log command on the Graph menu (or the CTRL+'V' keyboard short-cut). The simulation log of an analogue simulation rarely makes for exciting reading, unless warnings or errors were reported, in which case it is where you will find details of exactly what went wrong. In some cases, however, the simulation log provides useful information that is not easily available from the graph traces.

Файл регистрации моделирования поддержан для последнего выполненного моделирования. Вы можете рассматривать этот файл регистрации, используя команду View Log на меню Graph (или CTRL +'V ' клавиатура ярлык). Файл регистрации моделирования аналогового моделирования редко делает для возбуждения чтения, если предупреждения или ошибки не были сообщены, когда то, где Вы найдете подробности точно, что пошло не так, как надо. В некоторых случаях, однако, файл регистрации моделирования обеспечивает полезную информацию, которая не легко доступна от следов графа.

If you invoke the Simulate command a second time, you may notice something odd - no simulation occurs. This is because ISIS's partition management is clever enough to work out whether or not the part(s) of a design being probed by a particular graph have changed and thus it only performs a simulation when required. In terms of our simple circuit,  nothing has changed, and therefore no simulation takes place. If for some reason you want to always re-simulate a graph, you can check the Always Simulate check box on the graphs Edit Transient Analysis dialogue form. If you are in doubt as to what was actually simulated, you can check the Log Netlist check box on the same dialogue form; this causes the simulator netlist to be included in the simulation log.

Если Вы вызываете команду Simulate второй раз, Вы можете обратить внимание на кое-что нечетное - никакое моделирование не происходит. Это - то, потому что управление раздела ISIS'S достаточно умно, чтобы разработать, действительно ли часть (и) проекта, исследуемого специфическим графом изменилась, и таким образом это только исполняет моделирование когда требуется. В терминах нашей простой схемы,   Ничто не изменилось, и поэтому никакое моделирование не имеет место. Если по некоторым причинам Вы хотите к, всегда заново моделируют граф, Вы можете проверять переключатель Always Simulate на форме диалога Анализа переходных процессов Редактирования графов. Если Вы находитесь в сомнении относительно того, что фактически моделировалось, Вы можете проверять переключатель Log Netlist на той же самой форме диалога; это заставляет имитатор netlist быть включенным в файл регистрации моделирования.

So the first simulation is complete. Looking at the traces on the graph, its hard to see any detail. To check that the circuit is working as expected, we need to take some measurements...

Так что первое моделирование завершено. Смотря на следы на графе, его жесткий смотреть любую деталь. Чтобы проверять, что схема является рабочей как ожидается, мы должны брать некоторые измерения ...

Taking Measurements

Взятие Измерений

A graph sitting on the schematic, alongside a circuit, is referred to as being minimised. To take timing measurements we must first maximise the graph. To do this, first ensure the graph is not tagged, and then click the left mouse button on the graph's title bar; the graph is redrawn in its own window . Along the top of the display, the menu bar is maintained. Below this, on the left side of the screen is an area in which the trace labels are displayed and to right of this are the traces themselves. At the bottom of the display, on the left is a toolbar, and to the right of this is a status area that displays cursor time/state information. As this is a new graph, and we have not yet taken any measurements, there are no cursors visible on the graph, and the status bar simply displays a title message.

Граф, находящийся на схемном решении, рядом с схемой, упомянут как минимизировались. Чтобы брать временные измерения, мы должны сначала максимизировать граф. Делать это, сначала обеспечивают, что граф не отмечен, и затем щелкать левую кнопку мыши на области заголовка графа; граф повторно тян в его собственном окне. По вершине показывающегося, строка меню поддержана. Ниже этого, слева от экрана - область, в которой метки следа отображены, и направо от этого - следы непосредственно. Внизу показывающегося, слева - инструментальная панель, и направо от этого - область состояния, которая показывает информацию времени / государства курсора. Поскольку это - новый граф, и мы еще не получили любые измерения, не имеется никаких курсоров, видимых на графе, и строка состояния просто показывает сообщение заголовка.

The traces are colour coded, to match their respective labels. The OUT and U1(POS IP) traces are clustered at the top of the display, whilst the IN trace lies along the bottom. To see the traces in more detail, we need to separate the IN trace from the other two. This can be achieved by using the left mouse button to drag the trace label to the right-hand side of the screen. This causes the right y-axis to appear, which is scaled separately from the left. The IN trace now seems much larger, but this is because ISIS has chosen a finer scaling for the right axis than the left. To clarify the graph, it is perhaps best to remove the IN trace altogether, as the U1(POS IP) is just as useful.  Click right on the IN label twice to delete it. The graph now reverts to a single, left hand side, y-axis.

Следы цветовые кодированы, соответствовать их соответствующие метки. OUT и U1 (POS IP) следы кластеризованы наверху показывающегося, пока IN прослеживает ложь по основанию. Чтобы смотреть следы более подробно, мы должны отделить след IN от другой два. Это может быть достигнуто, используя левую кнопку мыши, чтобы перетащить метку следа к правой ручной стороне экрана. Это заставляет правую ось Y появляться, который масштабируется отдельно слева. След IN теперь кажется намного большим, но это - то, потому что ISIS выбрал более тонкое масштабирование для правой оси чем левый. Чтобы разъяснять граф, возможно лучше всего удалить след IN в целом, поскольку U1 (POS IP) - также, как полезный.   Щелкните правым на метке IN дважды, чтобы удалить это. Граф теперь возвращается к отдельной, левой стороне, оси Y.

We shall measure two quantities:

Мы будем измерять два параметров:

•	The voltage gain of the circuit.

• 	   Коэффициент усиления по напряжению схемы.

•	The approximate fall time of the output.

• 	   Приблизительное падение время вывода.

These measurements are taken using the Cursors.

Эти измерения получены, используя Курсоры .

Each graph has two cursors, referred to as the Reference and Primary cursors. The reference cursor is displayed in red, and the primary in green. A cursor is always 'locked' to a trace, the trace a cursor is locked to being indicated by a small 'X' which 'rides' the waveform. A small mark on both the x- and y-axes will follow the position of the 'X' as it moves in order to facilitate accurate reading of the axes. If moved using the keyboard, a cursor will move to the next small division in the x-axis.

Каждый граф имеет два курсора, упомянутые как Ссылка и Первичные курсоры. Курсор ссылки отображен в красном, и первичном в зеленом. Курсор всегда 'блокируется к следу, след, курсор блокирован к индикации маленьким 'X', который ' едет на форме волны. Маленькая метка и на x- и y-осях будет следовать за позицией ' X ', поскольку это перемещается, чтобы облегчить точное чтение осей. При перемещено использование клавиатуры, курсор будет двигаться в следующее маленькое деление в оси X.

Let us start by placing the Reference cursor. The same keys/actions are used to access both the Reference and Primary cursors. Which is actually affected is selected by use of the CTRL key on the keyboard; the Reference cursor, as it is the least used of the two, is always accessed with the CTRL key (on the keyboard) pressed down. To place a cursor, all you need to do is point at the trace data (not the trace label - this is used for another purpose) you want to lock the cursor to, and click left. If the CTRL key is down, you will place (or move) the Reference cursor; if the CTRL key is not down, then you will place (or move) the Primary cursor. Whilst the mouse button (and the bkey for the Reference cursor) is held down, you can drag the cursor about. So, hold down (and keep down) the CTRL key, move the mouse pointer to the right hand side of the graph, above both traces, and press the left mouse button. The red Reference cursor appears. Drag the cursor (still with the CTRL key down) to about 70u or 80u on the x-axis. The title on the status bar is removed, and will now display the cursor time (in red, at the left) and the cursor voltage along with the name of the trace in question (at the right). It is the OUT trace that we want.

Позвольте нам начало, помещая курсор Ссылки. Те же самые ключи / действия - используемый к доступ, и Ссылка и Первичные курсоры. На который фактически воздействуют, выбран при помощи CTRL, включают клавиатуру; к курсору Ссылки, поскольку это наименее использовано из этих двух, всегда обращаются с ключом CTRL (на клавиатуре) прижатый. Чтобы размещать курсор, все, что Вы должны делать - точка в данных следа (не метка следа - это использовано для другой цели) Вы хотите блокировать курсор к, и щелкать левым. Если ключ CTRL - вниз, Вы разместите (или перемещение) курсор Ссылки; если ключ CTRL не вниз, то Вы разместите (или перемещение) Первичный курсор. Пока кнопка мыши (и B Ключ для Ссылки Курсор) удерживается, Вы можете перетаскивать курсор относительно. Так, удержите (и подавьте) ключ CTRL, переместите указатель в правую ручную сторону графа, выше обоих следов, и нажмите левую кнопку мыши. Красные появления курсора Ссылки. Перетащите курсор (все еще с ключом CTRL вниз) к относительно 70u или 80u на оси X. Заголовок на строке состояния удален, и теперь покажет курсор время (в красном, в левом) и напряжение курсора наряду с именем следа в вопросе (в правом). Это - след OUT, который мы хотим.

You can move a cursor in the X direction using the left and right cursor keys, and you can lock a cursor to the previous or next trace using the up and down cursor keys. The LEFT and RIGHT keys move the cursor to the left or right limits of the x-axis respectively. With the control key still down, try pressing the left and right arrow keys on the keyboard to move the Reference cursor along  small divisions on the time axis.

Вы можете перемещать курсор в Направление X, используя левые и правые ключи курсора, и Вы можете блокировать курсор к предыдущему или следующему следу, используя вверх и вниз по ключам курсора. LEFT и ключи RIGHT перемещают курсор в левые или правые пределы оси X соответственно. С клавишей CTRL все еще вниз, пробуйте нажать левый и клавиши стрелки "вправо" на клавиатуре, чтобы переместить курсор Ссылки по   Маленькие разделы в время ось.

Now place the Primary cursor on the OUT trace between 20u and 30u. The procedure is exactly the same as for the Reference cursor, above, except that you do not need to hold the CTRL key down. The time and the voltage (in green) for the primary cursor are now added to the status bar.

Теперь разместите Первичный курсор в след OUT между 20u и 30u. Процедура - точно тот же самый что касается курсора Ссылки, выше, за исключением того, что Вы не должны удержать ключ CTRL. Время и напряжение (в зеленом) для первичного курсора теперь дополня к строке состояния.

Also displayed are the differences in both time and voltage between the positions of the two cursors. The voltage difference should be a fraction above 100mV. The input pulse was 10mV high, so the amplifier has a voltage gain of 10. Note that the value is positive because the Primary cursor is above the Reference cursor - in delta read-outs the value is Primary minus Reference.

Также отображенный - различия, и в времени и напряжении между позициями из этих двух курсоров. Разность потенциалов должна быть дробь(доля) выше 100mV. Входной импульс был 10mV высоко, так что усилитель имеет коэффициент усиления по напряжению 10. Примечание, что значение является уверенным, потому что Первичный курсор - выше курсора Ссылки - в считываниях дельты значение, Первично минус Ссылка.

We can also measure the fall time using the relative time value by positioning the cursors either side of the falling edge of the output pulse.  This may be done either by dragging with the mouse, or by using the cursor keys (don't forget the CTRL key for the Reference cursor). The Primary cursor should be just to the right of the curve, as it straightens out, and the Reference cursor should be at the corner at the start of the falling edge. You should find that the falling edge is a little under 10μs.

Мы можем также измерять падение время, используя относительное значение времени, устанавливая курсоры любая сторона падающего края выходного импульса.   Это может завершившему или, перемещая с мышью, или, используя ключи курсора (не забудьте ключ CTRL для курсора Ссылки). Первичный курсор должен быть только направо от кривой, как это разглаживает, и курсор Ссылки должен быть в углу в начале падающего края. Вы должны найти, что падающий край - немного под 10 ⊂. s.

Using Current Probes

Использование Текущих Исследований

Now that we have finished with our measurements, we can return to the circuit - just close the graph window in the usual way, or for speed you can press ESC on the keyboard. We shall now use a current probe to examine the current flow around the feedback path, by measuring the current into R4.

Теперь, когда мы закончили с нашими измерениями, мы можем возвращаться схеме - только закрывают окно графа обычным способом, или для быстродействия, Вы можете нажимать ESC на клавиатуре. Мы теперь используем текущее исследование, чтобы исследовать текущий поток вокруг пути обратной связи, измеряя ток в R4.

Current probes are used in a similar manner to voltage probes, but with one important difference. A current probe needs to have a direction associated with it. Current probes work by effectively breaking a wire, and inserting themselves in the gap, so they need to know which way round to go. This is done simply by the way they are placed. In the default orientation (leaning to the right) a current probe measures current flow in a horizontal wire from left to right. To measure current flow in a vertical wire, the probe needs to be rotated through 90° or 270°. Placing a probe at the wrong angle is an error, that will be reported when the simulation is executed. If in doubt, look at the arrow in the symbol. This points in the direction of current flow.

Текущие исследования использованы подобным способом к вольтметровым щупам, но с одним важным различием. Текущее исследование должно связать направление с этим. Текущая работа исследований, эффективно останавливая провод, и вставляя их непосредственно в промежутке, так что они должны знать который путь вокруг, чтобы идти. Это завершившему, просто между прочим они помещены. На по умолчанию направлении (наклоняющийся направо) текущее исследование измеряет текущий поток в горизонтальном проводе слева направо. Чтобы измерять текущий поток в вертикальном проводе, исследование должно вращаться до 90 ♦ Или 270 ♦ . Размещение исследования под неправильным углом - ошибка, которая будет сообщена, когда моделирование выполнено. Если в сомнении, смотрите на стрелку в символе. Это указывает в направлении текущего потока.

Select a current probe by clicking on the Current Probe icon. Click left on the clockwise Rotation icon such that the arrow points downwards. Then place the probe on the vertical wire between the right hand side of R4 and U1 pin 6. Add the probe to the right hand side of the graph by tagging and dragging onto the right hand side of the minimised graph. The right side is a good choice for current probes because they are normally on a scale several orders of magnitude different than the voltage probes, so a separate axis is needed to display them in detail. At the moment no trace is drawn for the current probe. Press the space bar to re-simulate the graph, and the trace appears.

Выберите текущее исследование, нажимая на Текущее Исследование Значок. Щелкните левым на по часовой стрелке значке Rotation такой, что стрелка указывает вниз. Тогда разместите исследование в вертикальный провод между правой стороной R4 и U1 штырька 6. Дополняйте исследование к правой ручной стороне графа, отмечая и перемещая на правую сторону минимизированного графа. Правая сторона - хороший выбор для текущих исследований, потому что они - нормально в масштабе несколько заказов величины, различной чем вольтметровые щупы, так что отдельная ось необходима, чтобы показать их подробно. В настоящее время никакой след не тян в текущее исследование. Нажмите клавишу "пробел", чтобы заново моделировать граф, и появления следа.

Even from the minimised graph, we can see that the current in the feedback loop follows closely the wave form at the output, as you would expect for an op-amp. The current changes between 10μA and 0 at the high and low parts of the trace respectively. If you wish, the graph may be maximised to examine the trace more closely.

Даже от минимизированного графа, мы можем смотреть, что ток в цикле обратной связи следует близко за волновой формой в выводе, поскольку Вы ожидали бы для op-amp. Текущее изменение между 10 ⊂. И 0 в высоких и низких частях следа соответственно. Если Вы желаете, граф может максимизироваться, чтобы исследовать след более близко.

Frequency Analysis

Частотный анализ

As well as transient analysis, there are several other analysis types available in analogue circuit simulation. They are all used in much the same way, with graphs, probes and generators, but they are all different variations on this theme. The next type of analysis that we shall consider is Frequency analysis. In frequency analysis, the x-axis becomes frequency (on a logarithmic scale), and both magnitude and phase of probed points may be displayed on the y-axes.

Также как анализ переходных процессов, там - несколько других тип анализа, доступные в аналоговом схемотехническом моделировании. Они все использованы аналогичным способом, с графами, исследованиями и генераторами, но они - все различные разновидности этой темы. Следующий тип анализа, который мы рассмотрим - Частотный анализ. На частотном анализе, ось X становится частотной (в логарифмическом масштабе), и и величина, и стадия исследованных точек может быть отображена на y-осях.

To perform a frequency analysis a Frequency graph is required. Click left on the Graph icon, to re-display the list of graph types in the object selector, and click on the Frequency graph type. Then place a graph on the schematic as before, dragging a box with the left mouse button. There is no need to remove the existing transient graph, but you may wish to do so in order to create some more space (click right twice to delete a graph).

Чтобы исполнять частотный анализ, Частотный граф требуется. Щелкните левым на значке Graph, восстанавливать изображение списка тип графа в объектном селекторе, и щелкните на Частотном типе графа. Тогда разместите граф в схемное решение как прежде, перемещая блок с левой кнопкой мыши. Не имеется никакой потребности удалить существующий граф переходного процесса, но Вы можете желать делать, так чтобы создать несколько больше пространство (чтобы щелкнуть правым дважды, чтобы удалить граф).

Now to add the probes. We shall add both the voltage probes, OUT and U1(POS IP). In a frequency graph, the two y-axes (left and right) have special meanings. The left y-axis is used to display the magnitude of the probed signal, and the right y-axis the phase. In order to see both, we must add the probes to both sides of the graph. Tag and drag the OUT probe onto the left of the graph, then drag it onto the right. Each trace has a separate colour as normal, but they both have the same name. Now tag and drag the U1(POS IP) probe onto the left side of the graph only.

Теперь дополнять исследования. Мы будем дополнять, и вольтметровые щупы, OUT и U1 (POS IP). В частотном графе, эти две y-оси (левый и правый) имеют специальные значения. Левая ось Y используема к, показывают величину исследованного сигнала, и правой оси Y стадия. Чтобы смотреть оба, мы должны дополнять исследования к обеим сторонам графа. Отметка и перетаскивает исследование OUT на левый из графа, затем перетаскивает это на правый. Каждый след имеет отдельный цвет как нормаль, но они оба имеют то же самое имя. Теперь отметка и перетаскивает U1 (POS IP) исследование на левую сторону графа только.

Magnitude and phase values must both be specified with respect to some reference quantity. In ISIS this is done by specifying a Reference Generator. A reference generator always has an output of 0dB (1 volt) at 0°. Any existing generator may be specified as the reference generator. All the other generators are in the circuit are ignored in a frequency analysis. To specify the IN generator as the reference in our circuit, simply tag and drag it onto the graph, as if you were adding it as a probe. ISIS assumes that, because it is a generator, you are adding it as the reference generator, and prints a message on status line confirming this. Make sure you have done this, or the simulation will not work correctly.

Величина и значения стадии должны оба быть определены относительно некоторого количества ссылки. В ISIS это завершившему, определяя Генератор опорного сигнала. Генератор опорного сигнала всегда имеет вывод 0dB (1 вт) в 0 Ё. Любой существующий генератор может быть определен как генератор опорного сигнала. Все другие генераторы находятся в схеме, игнорируются на частотном анализе. Чтобы определять генератор IN как, ссылка в нашей схеме, просто отмечает и перетаскивает это на граф, как будто Вы дополняли это как исследование. ISIS предполагает, что, потому что это - генератор, Вы дополняете это как генератор опорного сигнала, и печатает сообщение на строке состояния, подтверждающей этому. Удостоверитесь, что Вы завершили, это, или моделирование не будет работать правильно.

There is no need to edit the graph properties, as the frequency range chosen by default is fine for our purposes. However, if you do so (by pointing at the graph and pressing CTRL-E), you will see that the Edit Frequency Graph dialogue form is slightly different from the transient case. There is no need to label the axes, as their purpose is fixed, and there is a check box which enables the display of magnitude plots in dB or normal units. This option is best left set to dB, as the absolute values displayed otherwise will not be the actual values present in the circuit.

Не имеется никакой потребности редактировать свойства графа, поскольку частотный диапазон, выбранный по умолчанию прекрасен для наших целей. Однако, если Вы делаете так (указывая в графе и нажимая CTRL-E), Вы будете смотреть, что форма диалога Графа Частоты Редактирования слегка отличается от переходного случая. Не имеется никакой потребности к метке оси, поскольку их цель установлена, и имеется переключатель, который позволяет показывающийся из графиков величины в dB или нормальных юнитах. Эта опция - лучший левый набор к dB, поскольку абсолютные значения, отображенные иначе не будут фактические значения, представленые в схеме.

Now press the space bar (with the mouse over the frequency graph) to start the simulation. When it has finished, click left on the graph title bar to maximise it. Considering first the OUT magnitude trace, we can see the pass-band gain is just over 20dB (as expected), and the useable frequency range is about 50Hz to 20kHz. The cursors work in exactly the same manner as before - you may like to use the cursors to verify the above statement. The OUT phase trace shows the expected phase distortion at the extremes of the response, dropping to -90° just off the right of the graph, at the unity gain frequency. The high-pass filter effect of the input bias circuitry can be clearly seen if the U1(POS IP) magnitude trace is examined. Notice that the x-axis scale is logarithmic, and to read values from the axis it is best to use the cursors.

Теперь нажмите клавишу "пробел" (с мышью по частотному графу) чтобы стартовать моделирование. Когда это закончило, щелкает левым на области заголовка графа, чтобы максимизировать это. Рассматривая сначала след величины OUT, мы можем смотреть, что увеличение полосы пропускания - только по 20dB (как ожидается), и используемый частотный диапазон - относительно 50Hz к 20kHz. Курсоры работают в точно тот же самый способ как прежде - Вы можете любить чтобы использовать, чтобы курсоры проверили вышеупомянутую инструкцию. След стадии OUT показывает ожидаемое искажение стадии в крайностях ответа, понижаясь к -90 Ё только отключает правый из графа, в единице получают частоту. Эффект фильтра верхних частот входной схемы смещения может быть ясно замечен, исследован ли U1 (POS IP) след величины. Обратите внимание, что масштаб оси X логарифмический, и читать значения от оси это лучше чтобы использовать курсоры.

Swept Variable Analysis

Охваченный Переменный Анализ

It is possible with ISIS to see how the circuit is affected by changing some of the circuit parameters. There are two analysis types that enable you to do this - the DC Sweep and the AC Sweep. A DC Sweep graph displays a series of operating point values against the swept variable, while an AC Sweep graph displays a series of single point frequency analysis values, in magnitude and phase form like the Frequency graph.

Это возможно с ISIS, чтобы смотреть, как на схема воздействуют, изменяя некоторых из параметров схемы. Имеются два тип анализа, которые позволяют Вам делать это - Зачистка DC и Зачистка AC. Граф Зачистки DC показывает ряд операционных значений точки сначала охваченная переменная, пока граф Зачистки AC показывает ряд отдельных значений частотного анализа точки, в величине и форме стадии подобно Частотному графу.

As these forms of analysis are similar, we shall consider just one - a DC Sweep. The input bias resistors, R1 and R2, are affected by the small current that flows into U1. To see how altering the value of both of these resistors affects the bias point, a DC Sweep is used.

Поскольку эти формы анализа подобны, мы рассмотрим только одним - Зачистку DC. На входные резисторы смещения, R1 и R2, воздействует маленький ток, который течет в U1. Чтобы смотреть, как изменение значения обоих из этих резисторов воздействует, точка смещения, Зачистка DC использована.

To begin with place a DC Sweep graph on an unused space on the schematic. Then tag the U1(POS IP) probe and drag it onto the left of the graph. We need to set the sweep value, and this is done by editing the graph (point at it and press CTRL-E). The Edit DC Sweep Graph dialogue form includes fields to set the swept variable name, its start and ending values, and the number of steps taken in the sweep. We want to sweep the resistor values across a range of say 100kΩ to 5MΩ, so set the Start field to 100k and the Stop field to 5M. Click on OK to accept the changes.

Начинать с места граф Зачистки DC на неиспользованном пространстве на схемном решении. Тогда отметьте U1 (POS, IP) исследует и перетаскивает это на левый из графа. Мы должны установить значение зачистки, и это завершившему, редактируя граф (точка в этом и нажимать CTRL-E). Редактирование форма диалога Графа Зачистки DC включает поля, чтобы установить охваченное имя переменной, его начало и заканчивающиеся значения, и число принятых шагов зачистка. Мы хотим охватить значения резистора, через диапазон говорит 100КБ ℜ∫ К 5M ℜ∫ , Так устанавливают Начало Поле к 100КБ И Останавливаться Поле к 5M . Щелкнуть на OK Принимать изменение.

Of course, the resistors R1 and R2 need to be altered to make them swept, rather than the fixed values they already are. To do this, click right and then left on R1 to edit it, and alter the Value field from 470k to X. Note that the swept variable in the graph dialogue form was left at X as well. Click on OK, and repeat the editing on R2 to set its value to X.

Конечно, резисторы R1 и R2 должны быть изменены, чтобы делать их охваченными, скорее чем фиксированные значения, они уже. Чтобы делать это, щелкните правым и затем левым на R1, чтобы редактировать это, и измените поле Value от 470КБ К X . Примечание, что охваченная переменная в форме диалога графа была левая в X также. Щелкните на OK , И повторение редактирование на R2, чтобы установить его значение в X .

Now you can simulate the graph by pointing at it and pressing the space-bar. Then, by maximising the graph, you can see that the bias level reduces as the resistance of the bias chain increases. By 5MΩ it is significantly altered. Of course, altering these resistors will also have an effect on the frequency response. We could have done an AC Sweep analysis at say 50Hz in order to see the effect on low frequencies.

Теперь Вы можете моделировать граф, указывая в этом и нажимая интервал. Тогда, максимизируя граф, Вы можете смотреть, что уровень смещений уменьшает как сопротивление увеличений цепочки смещения. 5M ℜ∫ Это значительно изменено. Конечно, изменяясь эти резисторы будет также иметь эффект на частотную характеристику. Мы могли завершить Зачистку AC Анализ в говорит 50Hz, чтобы смотреть эффект на низкие частоты.

Noise Analysis

Шумовой Анализ

The final form of analysis available is Noise analysis. In this form of analysis the simulator will consider the amount of thermal noise that each component will generate. All these noise contributions are then summed (having been squared) at each probed point in the circuit. The results are plotted against the noise bandwidth.

Конечная форма анализа доступный - Шумовой анализ. В этой форме анализа имитатор рассмотрит количество теплового шума, который каждый компонент генерирует. Все эти шумовые содействия тогда суммированы (бывший squared) в каждой исследованной точке в схеме. Результаты составляют график сначала шумовая ширина полосы частот.

There are some important peculiarities to noise analysis:

Имеются некоторые важные особенности к шумовому анализу:

•	The simulation time is directly proportional to the number of voltage probes (and generators) in the circuit, since each one will be considered.

• 	   Моделирование время является непосредственно пропорциональным числу вольтметровых щупов (и генераторы) в схеме, с тех пор каждый одно, будет рассматриваться.

•	Current probes have no meaning in noise analysis, and are ignored.

• 	   Текущие исследования не имеют никакое значение в шумовом анализе, и игнорируются.

•	A great deal of information is presented in the simulation log file.

• 	   Много информации представлены в журнале моделирования.

•	PROSPICE computes both input and output noise. To do the former, an input reference must be defined - this is done by dragging a generator onto the graph, as with a frequency reference. The input noise plot then shows the equivalent noise at the input for each output point probed.

• 	   PROSPICE вычисляет оба шум ввода и вывода. Чтобы делать прежний, входная ссылка должна быть определена - это завершившему, перемещая генератор на граф, как с частотной ссылкой. Входной шумовой график тогда показывает эквивалентный шум при вводе для каждой выходной исследованной точки.

To perform a noise analysis on our circuit, we must first restore R1 and R2 back to 470kΩ. Do this now. Then select a Noise graph type, and place a new graph on an unused area of the schematic. It is really only output noise we are interested in, so tag the OUT voltage probe and drag it onto the graph. As before, the default values for the simulation are fine for our needs, but you need to set the input reference to the input generator IN.  The Edit Noise Graph dialogue form has the check box for displaying the results in dBs. If you use this option, then be aware that 0dB is considered to be 1 volt r.m.s. Click on Cancel to close the dialogue form.

Чтобы исполнять шумовой анализ на нашей схеме, мы должны сначала восстановить R1 и R2 назад к 470КБ ℜ∫ . Делать это теперь. Тогда выберите Шум Тип графа, и место новый граф на неиспользованной области схемного решения. Это - действительно только выходной шум, которым мы заинтересованы, так отметьте вольтметровый щуп OUT, и перетащите это на граф. Как прежде, значения по умолчанию для моделирования прекрасны для наших потребностей, но Вы должны установить входную ссылку во входной генератор IN.   Форма диалога Графа Шума Редактирования имеет переключатель для отображения результатов в dBs. Если Вы используете эту опцию, то знаете, что 0dB, как рассматривается, является 1 вт r.m.s. Щелкните на Отмене, чтобы закрыть форму диалога.

Simulate the graph as before. When the graph is maximised, you can see that the values that result from this form of analysis are typically extremely small (pV in our case) as you might expect from a noise analysis of this type. But how do you track down sources of noise in your circuit? The answer lies in the simulation log. View the simulation log now, by pressing CTRL+V. Use the down arrow icon to move down past the operating point printout, and you should see a line of text that starts

Моделируйте граф как прежде. Когда граф максимизируется, Вы можете смотреть, что значения, которые следуют из этой формы анализа, типично чрезвычайно маленькие (pV в нашем случае) поскольку Вы могли бы ожидать от шумового анализа этого типа. Но как Вы прослеживаете источники шума в вашей схеме? Ответ находится в файле регистрации моделирования. Рассмотрите файл регистрации моделирования теперь, нажимая CTRL+V. Используйте значок стрелки "вниз", чтобы переместить вниз прошлого операционную распечатку точки, и Вы должны смотреть строку текста, который начинается

Total Noise Contributions at ...

This lists the individual noise contributions (across the entire frequency range) of each circuit element that produces noise. Most of the elements are in fact inside the op-amp, and are prefixed with U1_.  If you select the Log Spectral Contributions option on the Edit Noise Graph dialogue form, then you will get even more log data, showing the contribution of each component at each spot frequency.

Эти списки индивидуальные шумовые содействия (через полный частотный диапазон) каждого схемного элемента, который производит шум. Большинство элементов - фактически внутри op-amp, и - prefixed с U1_ .   Если Вы выбираете Файл регистрации Спектральные Содействия Опция на форме диалога Графа Шума Редактирования, тогда Вы получит четное большее количество данных файла регистрации, показывая содействие каждого компонента в каждой частоте пятна(ячейки).


The Animation Control Panel
INTERACTIVE SIMULATION

ИНТЕРАКТИВНОЕ МОДЕЛИРОВАНИЕ

BASIC SKILLS

BASIC НАВЫКИ

The Animation Control Panel

Панель Управления Анимации

Interactive simulations are controlled from a simple VCR like panel that behaves just like a normal remote control. This control is situated at the bottom right of the screen. If it is not visible you need to select the Circuit Animation option from the Graph menu. There are four buttons that you use to control the flow of the circuits.

Интерактивные моделирования управляются от простого ВИДЕОМАГНИТОФОНА подобно панели, которая ведет себя точно так же как нормальное дистанционное управление. Это управление расположено в правой нижней части экрана. Если это не видимо, Вы должны выбрать опцию Circuit Animation от меню Graph. Имеются четыре кнопки, которые Вы используете к управлению поток схем.

•	The PLAY button is used to start the simulator.

• 	 Кнопка PLAY - используемое к начало имитатор.

•	The STEP button allows you to step through the animation at a defined rate. If the button is pressed and released then the simulation advances by one time step; if the button is held down then the animation advances continuously until the button is released. The single step time increment may be adjusted from the Animated Circuit Configuration dialog box. The step time capability is useful for monitoring the circuits more closely and seeing in slow motion what is affecting what.

• 	 Кнопка STEP позволяет Вам шагу через анимацию в определенной скорости. Если кнопка нажата и отвыпущена тогда усовершенствования моделирования одним шагом времени; если кнопка удерживается тогда усовершенствованиями анимации непрерывно, пока кнопка не отвыпущена. Отдельный шаг приращение времени может быть откорректирован от Анимированной Конфигурации Схемы Диалоговое окно. Шаг возможность времени является полезной для контроля схем более близко и наблюдения в медленном движении что воздействует какой.

•	The PAUSE button suspends the animation which can then be resumed either by clicking the PAUSE button again, or single stepped by pressing the STEP button. The simulator will also enter the paused state if an breakpoint is encountered.

• 	 Кнопка PAUSE приостанавливает анимацию, которая может тогда быть продолжена или, щелкая кнопку PAUSE снова, или отдельный шагн&ый, нажимая кнопку STEP. Имитатор также введет приостановленное состояние, если с контрольной точкой сталкиваются.

The simulation can also be paused by pressing the PAUSE key on the computer keyboard.

 Моделирование может также быть приостановлено, нажимая ПАУЗУ, включают компьютерную клавиатуру.

•	The STOP button tells PROSPICE to stop doing a real time simulation. All animation is stopped and the simulator is unloaded from memory. All the indicators are reset to their inactive states but the actuators (switches etc.) retain their existing settings.

• 	 Кнопка STOP сообщает PROSPICE прекращать делать моделирование в режиме реального времени. Вся анимация остановлена, и имитатор разгружен от памяти. Все индикаторы - сброс к их неактивной состоянии, но приводы головок (выключатели и т.д.) сохраняют их существующие параметры настройки.

The simulation can also be stopped by pressing SHIFT-BREAK on the computer keyboard.

Моделирование может также быть остановлено неотложным -остановом SHIFT на компьютерной клавиатуре.

During an animation, the current simulation time and average CPU loading are displayed on the status bar. If there is insufficient CPU power to run the simulation in real time, the display will read 100% and the simulation time will cease to advance in real time. Aside from this, no harm results from simulating very fast circuits as the system automatically regulates the amount of simulation performed per animation frame.

В течение анимации, текущее моделирование время и средняя загрузка ЦП отображено на строке состояния. Если имеется недостаточная сила ЦП, чтобы выполнить моделирование в реальном времени, показывающийся будет читать 100 % и моделирование, время прекратит продвигаться в реальном времени. Кроме этого, никакой вред следствия моделирования очень быстрые схемы, поскольку система автоматически регулирует количество моделирования, выполненного во фрейм анимации.

Indicators and Actuators

Индикаторы и Приводы головок

Aside from ordinary electronic components, interactive simulations generally make use of special Active Components. These components have a number of graphical states and come in two flavours: Indicators and Actuators. Indicators display a graphical state which changes according to some measured parameter in the circuit, whilst Actuators allow their state to be determined by the user and then modify some characteristic of the circuit.

Кроме обычных электронных компонентов, интерактивные моделирования вообще используют специальные Активные составляющие. Эти компоненты имеют ряд графической состоянии и входят в два аромата: Индикаторы и Приводы головок. Индикаторы показывают графическое состояние, которое изменение согласно некоторому измеренному параметру в схеме, пока Приводы головок позволяют их состоянию быть определенными пользователем и затем изменять некоторую характеристику схемы.

Actuators are designated by the presence of small red marker symbols which can be clicked with the mouse to operate the control. If you have a mouse with a wheel, you can also operate actuators by pointing at them and rolling the wheel in the appropriate direction.

Приводы головок обозначены присутствием маленьких красных символов маркера, которые могут быть нажаты с мышью, чтобы использовать управление. Если Вы имеете мышь с колесом, Вы можете также использовать приводы головок, указывая в них и прокручивая колесо в соответствующем направлении.

Setting Up an Interactive Simulation

Установка Интерактивного Моделирования

Most of the skills required to set up and run an interactive simulation centre around drawing a circuit in ISIS. This subject is best grasped by working through the tutorial in the ISIS manual. However, the process may be summarized as follows:

Большинство навыков, требуемых, чтобы устанавливать и выполнить интерактивное моделирование центрируется вокруг рисунка схемы в ISIS. Эта тема лучшая схвачена работой через обучающую программу в ISIS руководстве. Однако, процесс может быть получен в итоге следующим образом:

•	Pick the components you want to use from the device libraries using the ‘P’ button on the Device Selector. All the active components (actuators and indicators) are contained in the library ACTIVE.LIB, but you can use any components which have a simulator model of some kind.

• 	   Выберите компоненты, которые Вы хотите чтобы использовать от библиотек устройства, используя ‘ P ’ Кнопка на Селекторе Устройства. Все активные составляющие (приводы головок и индикаторы) содержатся в библиотеке ACTIVE.LIB, но Вы можете использовать любые компоненты, которые имеют модель имитатора некоторого вида.

•	Place the components on the schematic.

• 	   Разместите компоненты в схемное решение.

•	Edit them - click right then click left, or press CTRL-E - in order to assign appropriate values and properties. Many models provided context sensitive help so that information about individual properties can be viewed by placing the caret in the field  andpressing F1.

• 	   Редактируйте их - щелкают правым, тогда щелкают левым, или нажимают CTRL-E - чтобы назначить соответствующие значения и свойства. Много моделей обеспечили контекстно-зависимую помощь так, чтобы информация относительно индивидуальных свойств могла быть просмотрена, помещая символ "^" в поле   Andpressing F1.

•	Micro-processor source code can be brought under the control of PROTEUS VSM using the commands on the Source menu. Don’t forget also to assign the object code (HEX file) to the micro-processor component on the schematic.

• 	   Исходный текст Микропроцессора может быть принесен при управлении относительно PROTEUS VSM использование команд на Источнике Меню. Дон ’ T забывают также назначать объектный код (файл HEX) к компоненту микропроцессора на схемном решении.

•	Wire the circuit up by clicking on the pins.

• 	   Провод схема, нажимая на штырьки.

•	Delete components by clicking right twice.

• 	   Удалите компоненты, щелкая правый дважды.

•	Move components by clicking right then dragging with the left button.

• 	   Переместите компоненты, щелкая правый тогда перемещение к левой кнопке.

•	If you are not using PROTEUS Lite, enable Circuit Animation on the Graph menu.

• 	   Если Вы - нет При использовании PROTEUS Lite, позвольте Анимацию Схемы на меню Graph.

•	Click the PLAY button on the Animation Control Panel to run the simulation.

• 	   Щелкните кнопку PLAY на Панели Управления Анимации Выполнять моделирование.

Where you have used virtual instruments, or microprocessor models, popup windows related to this components may be displayed using the commands on the Debug menu.

Где Вы использовали виртуальные приборы, или модели микропроцессора, всплывающие окна, связаные к этим компонентам могут быть отображены, используя команды на меню Debug.


Overview
INTERACTIVE SIMULATION

ИНТЕРАКТИВНОЕ МОДЕЛИРОВАНИЕ

TAKING MEASUREMENTS

ВЗЯТИЕ ИЗМЕРЕНИЙ

Overview

Краткий обзор

There are several different ways of taking measurements during an interactive simulation. These include

Имеются несколько различных путей взятия измерений в течение интерактивного моделирования. Они включают

•	Animation Effects.

• 	 Эффекты Анимации.

•	Point and shoot operating parameter information.

• 	 Точка и стреляет операционную информацию параметра.

•	Voltage and Current Probes

• 	 Напряжение и Текущие Исследования

•	Virtual instruments.

• 	 Виртуальные приборы.

Animation Effects

Эффекты Анимации

As well as any active components in the circuit, a number of other animation effects may be enabled to help you study the circuit operation. These options may be enabled using the Set Animation Options command on the System menu. The settings are saved with the design.

Также как любые активные составляющие в схеме, ряд других эффектов анимации могут быть разрешены к помощи, Вы изучаете операцию схемы. Эти опции могут быть разрешены, используя команду Set Animation Options на Системном меню. Параметры настройки сохранены с проектом.

Pin Logic States

Состояния Логики Штырька

This option displays a coloured  square by each pin that is connected to a digital or mixed net.  By default, the square is blue for logic 0, red for logic 1 and grey for floating. The colours may be changed via the Set Design Defaults command on the Template menu.

Эта опция показывает цветной   Квадрат каждым штырьком, который связан с цифровым или смешан сеть.   По умолчанию, квадрат синий для логики 0, красен для логики 1 и серый для плавающего. Цвета могут быть изменены через команду Set Design Defaults на меню Template.

Enabling  this option incurs a modest extra burden on the simulator, but can be very, very useful when used in condition with breakpoints and single stepping as it enables you to study the state of a micro-controllers output port pins as the code is single stepped.

Разрешение   Эта опция несет скромное дополнительное бремя на имитаторе, но может быть очень, очень полезна когда использовано в условии с контрольными точками и отдельным продвижением, поскольку это позволяет Вам изучить состояние вывода микроконтроллеров портовые штырьки, поскольку код отдельный шагает.

Show Wire Voltage as Colour

Показ Напряжение Провода как Цвет

This option causes any wire that is part of an analogue for mixed net to be displayed in a colour that represents its voltage. By default, the spectrum ranges from blue at -6V through green at 0V to red at +6V. The voltages may be changed on the Set Animation Options dialogue, and the colours via the Set Design Defaults command on the Template menu.

Эта опция вызывает любой провод, который является частью аналога для смешанной сети, которая будет отображена в цвете, который представляет его напряжение. По умолчанию, спектр располагается от синего в -6V через зеленый в 0V к красному в +6V. Напряжения могут быть изменены на диалоге Опций Анимации Набора, и цветах через команду Set Design Defaults на меню Template.

Enabling this option incurs a modest extra burden on the simulator but is very effective for helping novices understand a circuits operation, especially when used in conjunction with the Show Wire Current as Arrows option.

Разрешение этой опции несет скромное дополнительное бремя на имитаторе, но очень эффективно для помощи новичкам, понимают операцию схем, особенно когда использовано вместе с Показом Провод Ток как опция Arrows.

Show Wire Current as Arrows

Показ Провод Ток как Стрелки

This option causes an arrow to be drawn on any wire that carrying current. The direction of the arrow reflects conventional current flow, and it is displayed if the magnitude of the current exceeds a threshold. The default threshold is 1uA, although this can be changed on the Set Animation Options dialogue.

Эта опция заставляет стрелку продвигаться любой провод это доносящий ток. Направление стрелки отражает обычный текущий поток, и это отображено, если величина тока превышает порог. По умолчанию порог - 1uA, хотя это может быть изменено на диалоге Опций Анимации Набора.

Computing the wire currents involves the insertion of a zero value voltage source in every wire segment in the schematic (apart from inside models) and this can create a large number of extra nodes. Consequently the burden on the simulator can be significant.  However, the arrows are most useful in teaching basic electricity and electronics where the circuits tend to be fairly simple.

Вычисление проводных токов включает вставку нулевого источника напряжения значения в каждом проводном сегменте в схемном решении (кроме внутренних моделей) и это может создавать большое количество дополнительных узлов. Следовательно бремя на имитаторе может быть существенно.   Однако, стрелки наиболее полезны в обучении основному электричеству и электронике, где схемы имеют тенденцию быть довольно простыми.

Point and Shoot Parameter Information

Точка и Стреляет Информацию Параметра

You can interrogate any of the components in the schematic to obtain information about their current status whenever the simulation is paused.  At the least this will be a summary of their node voltages and/or pin logic states but some components will display additional data such as relative (pin-pin) voltages and power dissipation.

Вы можете опрашивать любой из компонентов в схемном решении, чтобы получить информацию относительно их текущего состояния всякий раз, когда моделирование приостановлено.   В наименее этот будет резюме их напряжений узла и-или состоянии логики штырька, но некоторые компоненты покажут дополнительные данные типа относительных напряжений (штырька штырька) и мощного разложения.

To display parameter values:

Показывать значения параметра:

1.	Ensure that the simulation is paused using the Animation Control Panel.

1. 	  Обеспечьте, что моделирование приостановлено, используя Панель Управления Анимации.

2.	Select the Multimeter icon in ISIS.

2. 	  Выберите значок Multimeter в ISIS.

3.	Click left on any component to view its parameters.

3. 	  Щелкните левым на любом компоненте, чтобы рассмотреть его параметры.

DC Operating Point

DC, использующий Точку

If you view parameter information at time zero, then you are viewing the DC operating point of the circuit. Otherwise, the parameters displayed represent instantaneous values as at the time you paused the simulation. This is particularly significant for power dissipation values; these numbers are not averaged in any way whatsoever and represent a simple multiplication of instantaneous voltage multiplied by instantaneous current.

Если Вы рассматриваете информацию параметра в нуле времени, то Вы рассматриваете DC, использующий точку схемы. Иначе, отображенные параметры представляют мгновенные значения, поскольку во время Вас приостановил моделирование. Это особенно существенно для мощных значений разложения; эти числа не усреднены всегда безотносительно и представляют простое умножение мгновенного напряжения, умноженного мгновенным током.

Analogue or Digital?

Аналог или Цифровой?

Where a component pin is on a net which carries only digital logic states (i.e. there are no analogue components connected to it), Proteus VSM will display the terminal voltage as a logic state. Otherwise an analogue node voltage is displayed.

Где составляющий штырек находится на сети, которая несет только цифровую логическую состоянию (то есть не имеется никаких аналоговых компонентов, связанных с этим), Proteus VSM покажет напряжение на зажимах как логическое состояние. Иначе аналоговое напряжение узла отображено.

Voltage and Current Probes

Напряжение и Текущие Исследования

The voltage and current probe objects within ISIS are most commonly used in graph based simulations where the voltages and currents being measured can be plotted out on a graph. However, you can also use them during interactive simulation to display node voltages or currents which update in real time.

Напряжение и текущие объекты исследования в пределах ISIS обычно использованы в графе основанные моделирования, где из напряжения и измеряемые токи можно составлять график на графе. Однако, Вы можете также использовать их в течение интерактивного моделирования, чтобы показать напряжения узла или токи, которые модифицируют в реальном времени.

The  probe objects have two advantages over the virtual ammeters and voltmeters:

  Объекты исследования имеют два преимущества по виртуальным амперметрам и вольтметрам:

They can be added and removed to any point in the circuit without drawing wires.

    Они могут дополняем и удален к любой точке в схеме без того, чтобы тянуть провода.

They take up much less room on the schematic.

    Они принимают намного меньше участок памяти на схемном решении.

Voltage probes dropped onto nets which carry only digital signals (i.e. to which no analogue components are connected) will display logic states rather than node voltages.

Вольтметровые щупы, пониженные на сети, которые доносят только цифровые сигналы (то есть к, которые никакие аналоговые компоненты не связаны) покажут логическую состоянию скорее чем напряжения узла.

To place voltage or current probes

Размещать напряжение или текущие исследования

1.	Select the Voltage Probe or Current Probe within ISIS as appropriate.

1. 	  Выберите Вольтметровый щуп или Текущее Исследование в пределах ISIS как соответствующий.

2.	Click left on the wire that you wish to measure to add the probe.

2. 	  Щелкните левым на проводе, что Вы желаете иметь размеры, чтобы дополнять исследование.

Note that current probes are directional, and measure conventional current as indicated by their arrow symbol.  The arrow must be parallel to the wire segment on which the probe is placed.

Примечание, что текущие исследования направлены, и измеряют обычный ток как обозначено их символом стрелки.   Стрелка должна быть параллельна проводному сегменту, в который исследование помещено.

Virtual Instruments

Виртуальные Приборы

A selection of virtual instruments can be displayed by clicking the Multimeter icon in ISIS. The Object Selector then displays a list of instrument types which you can select and place just like ordinary components within ISIS. Further information about how to use each instrument is given in the section on Virtual Instruments.

Выбор виртуальных приборов может быть отображен, щелкая значок Multimeter в ISIS. Объектный Селектор тогда показывает список инструментальных тип, которые Вы можете выбирать и размещать точно так же как обычные компоненты в пределах ISIS. Дальнейшая информация относительно того, как чтобы использовать каждый прибор дается в разделе по Виртуальные Приборы .


Overview
INTERACTIVE SIMULATION

ИНТЕРАКТИВНОЕ МОДЕЛИРОВАНИЕ

ANIMATION TIMESTEP CONTROL

АНИМАЦИЯ TIMESTEP УПРАВЛЕНИЕ

Overview

Краткий обзор

Two parameters control how an interactive simulation evolves in real time. The Animation Frame Rate determines the number of times that the screen is refreshed per second, whilst the Animation Timestep determines by how much simulation is progressed during each frame. For real time operation, the timestep should be set to the reciprocal of the frame rate.

Два управление параметров, как интерактивное моделирование развивается в реальном времени. Скорость передачи кадров Анимации определяет число раз, что экран обновлен в секунду, пока Анимация Timestep определяет тем, сколько моделирования продвигает в течение каждого фрейма. Для операции в режиме реального времени, timestep должен быть установлен в обратную величину скорости передачи кадров.

Frames Per Second

Фреймы В Секунду

Normally, it is unnecessary to adjust the frame rate as the default value of 20 frames per second gives smooth animation without overburdening the (considerable) graphics performance of a modern PC. It is, however, occasionally useful to slow it right down when debugging the operation of animated compute models.

Нормально, ненужно корректировать скорость передачи кадров, поскольку значение по умолчанию 20 фреймов в секунду дает гладкую анимацию без того, чтобы перегрузить (значительную) графическую эффективность современного PC. Это, однако, иногда полезно замедлить это правый, вниз при отладка операции анимированного вычисляет модели.

Timestep Per Frame

Timestep Во Фрейм

The Animation Timestep can be used to make fast circuits run slowly, or slow circuits run quickly. For real time operation, the timestep should be set to the reciprocal of the frame rate.

Анимация Timestep может быть используема к, делают быстрые схемы, выполненные медленно, или медленные схемы, выполненные быстро. Для операции в режиме реального времени, timestep должен быть установлен в обратную величину скорости передачи кадров.

Of course, the entered timestep will always be a desired value. Achieving it is dependent on there being sufficient CPU power to compute the necessary simulation events within the time allocated to each frame. The CPU load figure displayed during animation represents the ratio of these two times. If insufficient CPU power is available, the CPU load will be 100%, and the achieved timestep per frame will drop off.

Конечно, введенный timestep будет всегда желательное значение. Достижение этого зависит там являющийся достаточной силой ЦП, чтобы вычислить необходимые события моделирования в пределах времени, локализованного к каждому фрейму. Рисунок загрузки ЦП, отображенный в течение анимации представляет отношение этих двух раз. Если недостаточная сила ЦП доступна, загрузка ЦП будет 100 %, и достигнутый timestep во фрейм понизится.

Single Step Time

Отдельный Шаг Время

The remaining timestep control parameter is the Single Step Time. This is the time by which the simulation will advance when the single step button on the Animation Control Panel is pressed.

Сохранение timestep параметр управления - Отдельный Шаг Время. Это - время, к которому моделирование продвинется, когда отдельная кнопка шага на Панели Управления Анимации нажата.


Circuit Timescale
INTERACTIVE SIMULATION

ИНТЕРАКТИВНОЕ МОДЕЛИРОВАНИЕ

HINTS AND TIPS

ПОЛЕЗНЫЕ СОВЕТЫ

Circuit Timescale

Схема Timescale

Interactive simulations will be generally be viewed in real time, so it is no use drawing circuits with 1MHz clocks, or 10kHz sine wave inputs unless you also adjust the Timestep per Frame value in the Animated Circuits Configuration dialog box.

Интерактивные моделирования будут вообще быть просмотренными в реальном времени, так что бесполезно тянуть схемы с 1MHz часы, или 10kHz вводы синусоидальной волны, если Вы также не корректируете Timestep в значение Frame в диалоговом окне Animated Circuits Configuration.

If you do attempt to simulate something that operates very quickly, there are several things to bear in mind:

Если Вы пытаетесь моделировать кое-что, что работает очень быстро, имеются несколько вещей иметь в виду:

•	Given finite CPU power, only a certain amount of simulation time can be computed in a fixed amount of real time. PROTEUS VSM is designed to maintain its animation frame rate (frames per second) whatever, and to cut short any frames which are not completed in the available time. The consequence of this is that very fast circuits will simulate slowly (relative to real time) but smoothly.

• 	   Данная конечная сила ЦП, только некоторое количество моделирования время может быть вычислена в фиксированном количестве реального времени. PROTEUS VSM разработан, чтобы поддержать его скорость передачи кадров анимации (фреймы в секунду) безотносительно, и сокращать любые фреймы, которые не закончены в доступном времени. Последствие этого - те очень быстрые схемы, моделирует медленно (относительно реального времени) но гладко.

Analogue component models simulate very much more slowly than digital ones. On a fast PC you can simulate digital circuitry operating up to several MHz in real time but analogue circuit electronics will manage  only about 10-20kHz.

    Аналоговые составляющие модели моделируют очень более медленно чем цифровые. На быстром PC Вы можете моделировать цифровую схему, работающую до несколько MHz в но аналоговой электронике схемы в режиме реального времени, будет справляться   Только относительно 10-20kHz.

Consequently it is very silly to attempt to simulate clock oscillators  for digital circuitry in the analogue domain. Instead, use a Digital Clock generate and set its Isolate Before checkbox so that the analogue clock is not simulated.

    Следовательно очень глупо пытаться моделировать генераторы клока   Для цифровой схемы в аналоговом домене. Вместо этого, используйте Цифровой Клок Генерируйте и установите его переключатель Isolate Before так, чтобы аналоговый клок не моделировался.

Voltage Scaling

Масштабирование Напряжения

If you intend to use coloured wires to indicate node voltages you need to give some thought as to the range of voltages that will occur in your circuit.  The default range for displayed voltages is +/-6V so if the circuit operates at significantly different voltages from this you may need to change the Maximum Voltage value in the Animated Circuits Configuration dialog box.

Если Вы намереваетесь чтобы использовать, чтобы цветные провода указали напряжения узла, Вы должны дать, некоторые думали относительно диапазона напряжений, которые произойдут в вашей схеме.   По умолчанию диапазон для отображенных напряжений - + /-6V, так если схема работает в значительно различных напряжениях от этого, Вы могут были должны изменить значение Maximum Voltage в диалоговом окне Animated Circuits Configuration.

Earthing

Заземление

PROSPICE will attempt to define a sensible earth point for any active circuit which does not specifically include a ground terminal. In practice this is usually chosen as the mid-point of the battery, or the centre tap if the circuit has a split supply. It follows that the positive terminal of the battery will sit above ground and the negative terminal below it, corresponding to red and blue wire colours. However, if this behaviour is not what is required, you always have the option of explicitly defining the ground reference point using a ground terminal in ISIS.

PROSPICE будет пытаться определять разумную земную точку для любой схемы на активных компонентах, которая определенно не включает клемму заземления. Практически это обычно выбирается как середина точки батареи, или среднего сигнала, если схема имеет поставку разбиения. Из этого следует, что положительный зажим батареи будет находиться над землей и отрицательный зажим ниже этого, соответствуя красным и синим проводным цветам. Однако, если это поведение - не то, что требуется, Вы всегда имеете опцию явно определения заземляющей контрольной точки, используя клемму заземления в ISIS.

High Impedance Points

Высокие Точки Полного сопротивления

The automatic earthing logic also checks for any device terminals which are not connected to ground, and will insert high value resistors automatically in order to ensure convergence of the SPICE simulation. This means that ill formed circuits (e.g. circuits with unconnected, or partially connected) components will generally simulate - although there can sometimes be strange results.

Автоматическая логика заземления также проверяет любые зажимы устройства, которые не связаны, чтобы основывать, и вставят высоко резисторы значения, автоматически чтобы обеспечить сходимость моделирования SPICE. Это означает, что плохие сформированные схемы (например схемы с несвязанным, или частично связанный) компоненты будут вообще моделировать - хотя там могут иногда быть странные результаты.


VOLTMeters & AMMETERS
VIRTUAL INSTRUMENTS

ВИРТУАЛЬНЫЕ ПРИБОРЫ

VOLTMETERS & AMMETERS

ВОЛЬТМЕТРЫ и АМПЕРМЕТРЫ

A number of interactive voltmeter and ammeter models are provided in the ACTIVE device library.  These operate in real time and can be wired into the circuit just like any other component. Once the simulation is started they display the voltage across their terminals or the current flowing through them in an easy to read digital format.

Ряд интерактивного вольтметра и моделей амперметра обеспечивается в АКТИВНОЙ библиотеке устройства.   Они работают в реальном времени и могут проводим в схему точно так же как любой другой компонент. Как только моделирование начато, они показывают напряжение через их зажимы или ток, текущий через них в простом читать цифровой формат.

The supplied models cover FSDs of 100, 100m and 100u with a resolution of 3 significant figures and a maximum number of two decimal places. Thus the VOLTMETER object can display values from 0.01V up to 99.9V, whilst the AMMETER-MILLI can display from 0.01mA to 100mA and so on.

Поставленные модели охватывают дисплеи с плоским экраном 100, 100m и 100u с разрешением 3 существенных рисунков и максимального числа двух десятичных мест. Таким образом объект VOLTMETER может показывать значения от 0.01V до 99.9V, пока АМПЕРМЕТР - MILLI может показывать от 0.01mA до 100mA и так далее.

The voltmeter models support an internal load resistance property which defaults to 100M but can be changed by editing the component in the usual way. Leaving the value blank disables the load resistance element of the model. The AC voltmeters and ammeters display true RMS values integrated over a user definable time constant.

Модели вольтметра поддерживают внутреннее свойство сопротивления загрузки который значения по умолчанию к 100M, но могут быть изменены, редактируя компонент обычным способом. Оставление пробела значения блокирует элемент сопротивления загрузки модели. Вольтметры AC и амперметры показывают истинные значения RMS, интегрированные по определяемой пользователем постоянной времени.


Overview
VIRTUAL INSTRUMENTS

ВИРТУАЛЬНЫЕ ПРИБОРЫ

OSCILLOSCOPE

ОСЦИЛЛОГРАФ

Overview

Краткий обзор

The VSM Oscilloscope is supplied as standard with all versions of ProSPICE and models a basic dual beam analogue unit and is specified as follows:

VSM Осциллограф поставлен как стандарт со всеми версиями ProSPICE и моделей основной двойной юнит аналога луча и определен следующим образом:

Dual channel or X-Y operation.

    Двойной канал или операция X-Y.

Channel gain from 20V/div to 2mV/div

    Увеличение Канала от 20V/div до 2mV/div

Timebase from 200ms/div to 0.5us/div

    Timebase от 200ms/div до 0.5us/div

Automatic voltage level triggering locked to either channel.

    Автоматический уровень напряжений, вызывающий блокированный на любой канал.

AC or DC coupled inputs.

    AC или DC соединили вводы.

Using the Oscilloscope

Использование Осциллографа

To display analogue waveforms:

Показывать аналоговые формы волны:

1.	Pick the OSCILLOSCOPE object from the ACTIVE component library, place one on the schematic and wire its inputs to the signals you want to record.

1. 	  Выберите объект OSCILLOSCOPE от библиотеки АКТИВНОЙ СОСТАВЛЯЮЩЕЙ, разместите один в схемное решение и провод его вводы к сигналам, которых Вы хотите делать запись.

2.	Start an interactive simulation by pressing the play button on the Animation Control Panel.  The oscilloscope window should appear.

2. 	  Стартуйте интерактивное моделирование, нажимая кнопку игры на Панели Управления Анимации.   Окно осциллографа должно появиться.

3.	If displaying two signals, select Dual mode.

3. 	 При отображении двух сигналов, выберите режим Dual.

4.	Set the timebase dial to a suitable value for the circuit. You will need to think about the waveform frequencies present in your circuit, and convert these to cycle times by taking their reciprocal.

4. 	 Установите набор кода timebase в подходящее значение для схемы. Вы будете должны думать относительно частот формы волны, представленых в вашей схеме, и преобразовывать их, чтобы циклически повторить времена, беря их обратную величину.

5.	If displaying signals with a DC offset, select AC mode on either or both input channels as appropriate.

5. 	 При отображении сигналов со смещением DC, выберите режим AC на или или обоих входных каналах как соответствующий.

6.	Adjust the Y-gain and Y-pos dials so that the waveforms are of a suitable size and position. If a waveform consists of a small AC signal on top of a large DC voltage you may need to connect a capacitor between the test point and the oscilloscope, as the Y-pos controls can compensate for only a certain amount of DC.

6. 	 Корректируйте Y-увеличение и Y-почтовые диски так, чтобы формы волны имели подходящий размер и позицию. Если форма волны состоит из маленького сигнала AC на вершине большого напряжения DC, Вы могут были должны подключить конденсатор между испытательной точкой и осциллографом, поскольку Y-почтовое управление может компенсировать только некоторое количество DC.

7.	Decide which channel you want to trigger off, and ensure that the Ch1 or Ch2 led is lit, as appropriate.

7. 	 Решите, который канал Вы хотите вызывать, и обеспечить, что Ch1 или лампочка Ch2 зажжен, как соответствующий.

8.	Rotate the trigger dial until the display locks to the required part of the input waveform. It will lock to rising slopes if the dial points up, and falling slopes if it points down.

8. 	 Вращайте набор кода спускового механизма до показывающихся блокировок к требуемой части входной формы волны. Это блокирует к повышению наклоны, если набранные точки, и падающие наклоны, если это указывает вниз.

•	See Rotary Dials  for details of how to adjust the rotary controls featured in the oscilloscope.

 См. Вращательные Диски   Для подробностей того, как корректировать вращательное управление, показанное в осциллографе.

Modes of Operation

Режимы работы

The oscillscope can operate in 3 modes, indicated as follows:

Oscillscope может работать в 3 режимах, обозначенных следующим образом:

•	Single Beam - neither Dual nor X-Y leds are lit  In this mode, the Ch1 and Ch2 leds indicate which channel is being displayed.

• 	   Отдельный Луч - никакой Двойной Ни X-Y лампочки зажжены   В этом режиме, Ch1 и Ch2 лампочки указывают, который канал отображается.

•	Dual Beam - the Dual led is lit. In this mode, the Ch1 and Ch2 leds indicate which channel is being used for triggering.

• 	   Двойной Луч - Двойной Лампочка зажжена. В этом режиме, Ch1 и Ch2 лампочки указывают, который канал используется для вызова.

•	X-Y mode - the X-Y led is lit.

• 	   X-Y режим - X-Y Лампочка зажжена.

The current mode may be cycled through these options by clicking the button next to the Dual and X-Y mode leds.

Текущий режим может быть циклически пройден эти опции, щелкая кнопку рядом с Двойными и X-Y лампочками режима.

Triggering

Вызов

The VSM oscilloscope provides an automatic triggering mechanism which enables it synchronize the timebase to the incoming waveform.

VSM осциллограф обеспечивает автоматический механизм вызова, который позволяет это, синхронизируют timebase к входящей форме волны.

•	Which input channel is used for triggering is indicated by the Ch1 and Ch2 leds.

• 	   Которые вводят канал, использован для вызова, обозначен Ch1 И Ch2 лампочки.

•	The trigger dial rotates continuously round 360 degrees and sets the voltage level and slope at which triggering occurs.  When the mark is pointing upwards, the scope triggers on rising voltages; when the mark points downwards it triggers on a falling slope.

• 	   Спусковой механизм Набор кода вращается непрерывно вокруг 360 степеней и устанавливает уровень напряжений и наклон, в котором вызов происходит.   Когда метка указывает вверх, спусковые механизмы области на повышающихся напряжениях; когда точки метки вниз это вызывают на падающем наклоне.

•	If no triggering occurs for more than 1 timebase period, the timebase will free run.

• 	   Если никакой вызов не происходит для больше чем 1 timebase период, timebase освободит выполненный.

Input Coupling

Входная Связь

Each input channel can either be directly coupled (DC coupling) or coupled through a simulated capacitance (AC coupling). The latter mode is useful for displaying signals which carry a small AC signal on top of a much larger DC bias voltage.

Каждый входной канал может или быть непосредственно соединен (связь DC) или соединен через моделируемую емкость (связь AC). Последний режим полезен для отображения сигналов, которые доносят маленький сигнал AC на вершине намного большего напряжения смещения DC.

The inputs may also be temporarily grounded which can be useful when aligning them to the graticule prior to taking measurements.

Вводы могут также быть временно основаны, который может быть полезен при выравнивании их к graticule до взятия измерений.


Overview
VIRTUAL INSTRUMENTS

ВИРТУАЛЬНЫЕ ПРИБОРЫ

LOGIC ANALYSER

ЛОГИЧЕСКИЙ АНАЛИЗАТОР

Overview

Краткий обзор

The VSM Logic Analyser is supplied as standard with both ProSPICE Professional and ProSPICE Lite.

VSM Логический Анализатор поставлен как стандарт с и ProSPICE Профессионалом и ProSPICE Lite.

A logic analyser operates by continuously recording incoming digital data into a large capture buffer. This is a sampling process, so there is an adjustable resolution  which defines the shortest pulse that can be recorded. A triggering section monitors the incoming data and causes the data capture process to stop a certain time after the triggering condition has arisen.; capturing is started  by arming the instrument. The result is that the contents of the capture buffer both before and after the trigger time can be displayed. Since the capture buffer is very large (10000 samples, in this case) a means of zooming and panning the display is provided.  Finally, movable measurement markers allow accurate timing measurements of pulse widths and so forth.

Логический анализатор работает, непрерывно делая запись входящих цифровых данных в большой буфер сбора данных. Это - процесс осуществления выборки, так имеется корректируемое разрешение   Который определяет самый короткий импульс, который может быть зарегистрирован. Раздел вызова контролирует входящие данные и заставляет процесс сбора данных останавливаться некоторое время после того, как условие вызова возникло.; фиксация начата   Снаряжением прибор. Результат - то, что содержимое сбора данных буферизует, и прежде и после спускового механизма, время может быть отображено. Так как буфер сбора данных очень большой (10000 выборок, в этом случае) средства изменения масштаба изображения и панорамирования показывающийся обеспечиваются.   Наконец, подвижные маркеры измерения позволяют точные временные измерения ширин импульса и т.д.

The VSM Logic Analyser models a basic 24 channel unit specified as follows:

VSM Логические модели Анализатора основные 24 юнит канала, указанные следующим образом:

•	8 x 1 bit traces and 2 x 8 bit bus traces.

• 	   8 x 1 разрядные следы и 2 x 8 разрядных следов шины.

•	10000 x 24 bit capture buffer.

• 	   10000 x 24 бит фиксируют буфер.

•	Capture resolution from 200us per sample to 0.5ns per sample with corresponding capture times from 2s to 5ms.

• 	   Разрешение Сбора данных от 200us в выборку к 0.5ns в выборку с соответствующими временами захвата носителей заряда от 2s до 5ms.

•	Display zoom range from 1000 samples per division in to 1 sample per division.

• 	   Покажите диапазон масштаба от 1000 выборок в деление в к 1 типовому в деление.

•	Triggering on ANDed combination of input states and/or edges, and bus values.

• 	   Вызов на ANDED комбинации ввода заявляет и-или грани, и значения шины.

•	Trigger positions at 0, 25, 50, 75 and 100% of the capture buffer.

• 	   Спусковой механизм устанавливает в 0, 25, 50, 75 и 100 % буфера сбора данных.

•	Two cursors provided for taking accurate timing measurements.

• 	   Два курсора, предусмотренные, беря точные временные измерения.

Using the Logic Analyser

Использование Логического Анализатора

To capture and display digital data:

Фиксировать и показывать цифровые данные:

1.	Pick the LOGIC ANALYSER object from the ACTIVE component library, place one on the schematic and wire its inputs to the signals you want to record.

1. 	  Выберите объект LOGIC ANALYSER от библиотеки АКТИВНОЙ СОСТАВЛЯЮЩЕЙ, разместите один в схемное решение и провод его вводы к сигналам, которых Вы хотите делать запись.

2.	Start an interactive simulation by pressing the play button on the Animation Control Panel.  The logic analyser popup window should appear.

2. 	  Стартуйте интерактивное моделирование, нажимая кнопку игры на Панели Управления Анимации.   Логический анализатор всплывающее окно должен появиться.

3.	Set the resolution dial to a value suitable for your application. This represents the smallest width of pulse that can be recorded. The finer the resolution, the shorter will be the time during which data is captured.

3. 	  Установите набор кода разрешения в значение, подходящее для вашей прикладной программы. Это представляет самую маленькую ширину импульса, который может быть зарегистрирован. Чем более тонкий разрешение, тем короче будет время, в течение которого данные зафиксированы.

4.	Set the combo-boxes on the left of the instrument to define the required trigger condition.  For example, if you want to trigger the instrument when the signal connected to channel 1 is high and the signal connected to channel 3 is a rising edge, you would set the first combo-box to “High” and the third combo-box  to “Low-High”.

4. 	  Заставьте поля со списком слева прибора определять требуемое условие спускового механизма.   Например, если Вы хотите вызвать прибор, когда сигнал, связанный с каналом 1 высок, и сигнал, связанный с каналом 3 - повышающийся край, Вы установили бы первое поле со списком в “ Высоко ” И третье поле со списком   К “ Низко - высокий ” .

5.	Decide whether you want to view data mainly before or after the trigger condition occurs, and click the button next to the percentage leds to selected the required trigger position.

5. 	  Решите, хотите ли Вы рассмотреть данные главным образом прежде или после того, как условие спускового механизма происходит, и щелкать кнопку рядом с лампочками процента к выбранному требуемой позицией спускового механизма.

6.	When you are ready, click the button to the left of the armed led to arm the instrument.

6. 	 Когда Вы готовы, щелкаете кнопку налево от снаряжённой лампочки, чтобы снарядить прибор.

The armed led will light and the trigger led will be extinguished. The logic analyser will now capture incoming data continuously whilst monitoring the inputs for the trigger condition. When this occurs, the trigger led will light. Data capture will then continue until the part of the capture buffer after the trigger position is full, at which point the armed led will extinguish and the captured data will appear in the display.

    Снаряжённая лампочка зажжет и спусковой механизм   ведущийся будет погашен. Логический анализатор будет теперь фиксировать входящие данные непрерывно пока контроль вводов для условия спускового механизма. Когда это происходит, лампочка спускового механизма зажжет. Сбор данных тогда продолжится до части буфера сбора данных после того, как позиция спускового механизма полна, в которой точке снаряжённая лампочка будет гасить, и зафиксированные данные появятся в показывающемся.

Panning and Zooming

Панорамирование и Изменение масштаба изображения

Since the capture buffer holds 10000 samples, and the display is only 250 pixels wide, a means is needed to pan and zoom within the capture buffer. The Zoom dial determines the number of samples per division, whilst the scroll-bar attached to the display itself allows you to pan left and right.

Так как буфер сбора данных держит 10000 выборок, и показывающийся - только 250 широкие пикселей, средства необходимы к прокрутке(пан) и масштабу в пределах буфера сбора данных. Набор кода Масштаба определяет число выборок в деление, пока полоса прокрутки, приложенная к показывающемуся непосредственно позволяет Вам прокрутке(пан), левой и правой.

Note that he readout located beneath the Zoom dial displays the current time per division in seconds, not the actual setting of the dial itself. The division time is calculated by multiplying the zoom setting by the resolution.

Примечание, что он считывание, расположенное ниже набора кода Масштаба показывает текущее время в деление мгновенно, не фактическая установка набора кода непосредственно. Деление время рассчитано, умножая установку масштаба разрешением.

Taking Measurements

Взятие Измерений

Two adjustable markers are provided which can be used for taking accurate time measurements. Each marker can be positioned using the correspondingly coloured dial. The readout below each dial displays the time point occupied by the marker relative to the trigger time, whilst the Delta A-B readout displays the time difference between the markers.

Два корректируемых маркера обеспечиваются, который может быть использован для взятия точного времени измерения. Каждый маркер может быть установлен, используя соответственно цветной набор кода. Считывание ниже каждого набора кода показывает точку времени, занятую маркером относительно спускового механизма время, пока Дельта A-B считывание показывает разницу во времени между маркерами.

•	See Rotary Dials for details of how to adjust the rotary controls featured in the logic analyser.

 См. Вращательные Диски Для подробностей того, как корректировать вращательное управление, показанное в логическом анализаторе.


Overview
VIRTUAL INSTRUMENTS

ВИРТУАЛЬНЫЕ ПРИБОРЫ

AUDIO SIGNAL GENERATOR

АУДИО SIGNAL ГЕНЕРАТОР

Overview

Краткий обзор

The VSM Signal Generator is supplied as standard with both ProSPICE Professional and ProSPICE Lite.

VSM Сигнал-генератор поставлен как стандарт с и ProSPICE Профессионалом и ProSPICE Lite.

The VSM signal generator models a simple audio functional generator with the following features:

VSM модели сигнал-генератора простой аудио функциональный генератор со следующими особенностями:

•	Square, saw-tooth, triangle and sine output waveforms.

• 	   Квадрат, пилообразный, треугольник и формы волны вывода синуса.

•	Output frequency range from 0-12MHz in 8 ranges

• 	   Выходной частотный диапазон от 0-12MHz в 8 диапазонах

•	Output amplitude from 0-12V in 4 ranges.

• 	   Выходная амплитуда от 0-12V в 4 диапазонах.

•	Amplitude and frequency modulation inputs.

• 	   Амплитуда и вводы частотной модуляции.

Using the Signal Generator

Использование Сигнал-генератора

To set up a simple audio signal source

Устанавливать простой аудио источник сигнала

1.	Pick the SIGNAL GENERATOR object from the ACTIVE component library, place one on the schematic and wire its outputs into the rest of the circuit. In most circumstances (i.e. unless the circuit you are driving requires a balance input source), you will want to ground the -ve terminal of the generator. You most easily achieve this using a ground terminal.

1. 	  Выберите объект GENERATOR SIGNAL от библиотеки АКТИВНОЙ СОСТАВЛЯЮЩЕЙ, разместите один в схемное решение и провод его выводы в остальную часть схемы. В большинстве обстоятельств (то есть если схема, которую Вы ведете, требует, чтобы равновесие ввело источник), Вы будете хотеть основать -ve зажим генератора. Вы наиболее легко достигаете этого использования клемма заземления.

The amplitude and frequency modulation inputs can be left unconnected unless you are using these features.

    Амплитуда и вводы частотной модуляции могут быть левая несвязанная, если Вы не используете эти особенности.

3.	Start an interactive simulation by pressing the play button on the Animation Control Panel.  The signal generator popup window should appear.

3. 	  Стартуйте интерактивное моделирование, нажимая кнопку игры на Панели Управления Анимации.   Сигнал-генератор всплывающее окно должен появиться.

3.	Set the frequency range  dial to a value suitable for your application. The range values indicate the frequency that is generated when the center vernier control is set at 1.

3. 	  Установите частотный диапазон   Набор кода к значению, подходящему для вашей прикладной программы. Значения диапазона указывают частоту, которая сгенерирована, когда центр vernier управление установлен в 1.

4.	Set the amplitude range dial to a value suitable for your application. The range values indicate the amplitude that is generated when the level vernier control is set at 1. The amplitude values represent peak output levels.

4. 	  Установите набор кода диапазона амплитуды в значение, подходящее для вашей прикладной программы. Значения диапазона указывают амплитуду, которая сгенерирована, когда уровень vernier управление установлен в 1. Значения амплитуды представляют пиковые выходные уровни.

5.	Push the waveform button until the LED next to the appropriate waveform icon is lit.

5. 	  Поместите кнопку формы волны, пока LED рядом с соответствующим значком формы волны не зажжен.

Using the AM & FM Modulation Inputs

Использование AM и Вводов Модуляции FM

The signal generator model supports both amplitude and frequency modulation of the output waveform. Both the amplitude and frequency inputs have the following features:

Поддержки модели сигнал-генератора и амплитуда и частотная модуляция выходной формы волны. И амплитуда и частотные вводы имеют следующие особенности:

•	The gain of the modulation input in terms of Hz/V or V/V is set by the Frequency Range and Amplitude Range controls respectively.

• 	 Увеличение ввода модуляции в терминах Hz/V или V/V установлено Частотным диапазоном И управление Диапазона Амплитуды соответственно.

•	The modulation input voltages are clamped at +/- 12V.

• 	 Напряжения ввода модуляции зафиксированы в + /- 12V.

•	The modulation inputs have infinite input impedance.

• 	 Вводы модуляции имеют бесконечное входное полное сопротивление.

•	The voltage at the modulation input is added to the setting of the appropriate vernier control before being multiplied by the range setting to determine the instantaneous output frequency of amplitude.

• 	 Напряжение при вводе модуляции дополняет к установке соответствующего vernier управления перед умножением установкой диапазона, определяют мгновенную выходную частоту амплитуды.

For example, if the frequency range is set at 1KHz, and the frequency vernier is set at 2.0, then a frequency modulation level of 2V will give an output frequency of 4kHz.

Например, если частотный диапазон установлен в 1KHz, и частота vernier установлена в 2.0, то уровень частотных модуляций 2V даст выходную частоту 4kHz.


Patgen_overview
VIRTUAL INSTRUMENTS


Patgen_overview
ВИРТУАЛЬНЫЕ ПРИБОРЫ

DIGITAL PATTERN GENERATOR

ЦИФРОВОЙ ГЕНЕРАТОР ИСПЫТАТЕЛЬНОГО СИГНАЛА

Overview

Краткий обзор

The VSM Pattern Generator is the digital equivalent of the analogue Signal Generator and is provided as standard with all professional versions of the Proteus simulation software.

VSM Генератор испытательного сигнала - цифровой эквивалент аналогового сигнала Генератор и обеспечивается как стандарт со всеми профессиональными версиями Proteus программного обеспечения моделирования.

The VSM Pattern Generator allows for an 8-bit pattern of up to 1K bytes and supports the following main features:

VSM Генератор испытательного сигнала учитывает 8-разрядный образец до байтов 1КБ и поддерживает следующие главные особенности:

•	Will run in either graph based or interactive mode.

• 	   Будет работать или в графе основанный или интерактивный режим.

•	Internal and External Clocking and Trigger modes.

• 	   Внутренняя и Внешняя Синхронизация и режимы Спускового механизма.

•	Vernier adjustment for both clock and trigger dials.

• 	   Vernier подстройка к и клок и диски спускового механизма.

•	Hexadecimal or Decimal grid display modes.

• 	   Шестнадцатеричные или Десятичные режимы визуального отображения сетки.

•	Direct entry of specific values for greater accuracy.

• 	   Прямой вход специфических значений для большей точности.

•	Loading and saving of pattern scripts.

• 	   Загрузка и сохранение сценариев образца.

•	Manual specification of pattern period length.

• 	   Ручная спецификация образца период длина.

•	Single Step control allows you to advance the pattern incrementally.

• 	   Отдельное управление Шага позволяет Вам продвигать образец с приращением.

•	Tooltip Display allows you to see exactly where you are on the grid.

• 	   Tooltip Показывают, позволяет Вам смотреть точно, где Вы находитесь на сетке.

•	Ability to externally hold the pattern in it’s current state.

• 	   Способность внешне держать образец в этом ’ S текущее состояние.

•	Block Editing commands on the grid for easier pattern configuration.

• 	   Блочные Команды редактирования на сетке для более простой конфигурации образца.

Using the Pattern Generator

Использование Генератора испытательного сигнала

Outputting a pattern with the Pattern Generator in an interactive simulation.

Outputting образец с Генератором испытательного сигнала в интерактивном моделировании.

1.	Pick the PattGen from the Active Library, place on the schematic and wire to the rest of the circuit.

1. 	 Выберите PattGen от Активной Библиотеки, место на схемном решении и проводе к остальной части схемы.

2.	Initialise an interactive simulation by pressing the pause button on the Animation Control Panel.  The Pattern Generator window should appear.

2. 	 Инициализируйте интерактивное моделирование, нажимая кнопку паузы на Панели Управления Анимации.   Окно pattern generator должно появиться.

3.  Specify the pattern that you want to output by left clicking on grid squares to toggle their logic states.

3.   Определите образец, что Вы хотите к выводу левым щелчком на квадратах сетки переключить их логическую состоянию.

4.  Decide whether you are clocking internally or externally and set the clock mode button to reflect your choice.

4.   Решите, синхронизируете ли Вы внутренне или внешне и заставляет кнопку режима клока отражать ваш выбор.

5.	If you are clocking internally adjust the clock dials to specify the desired clock frequency.

5. 	 Если Вы синхронизируете, внутренне корректируют диски клока, чтобы определить желательную частоту клока.

6.	Decide whether you are triggering internally or externally and use the trigger buttons to set the mode accordingly. If you are triggering externally you need to think about whether you want to trigger asynchronously or synchronously with the clock.

6. 	 Решите, вызываете ли Вы внутренне или внешне и используете кнопки пуска, чтобы установить режим соответственно. Если Вы вызываете, внешне Вы должны думать относительно того, хотите ли Вы вызвать асинхронно или синхронно с клоком.

7.	If you are triggering internally adjust the trigger dials to specify the desired trigger frequency.

7. 	 Если Вы вызываете, внутренне корректируют диски спускового механизма, чтобы определить желательную частоту спускового механизма.

8.	Press the play button on the Animation Control Panel to output the pattern.

8. 	 Нажмите кнопку игры на Панели Управления Анимации к выводу образец.

9.	To advance the pattern by a single clock cycle press the suspend button on the Animation Control Panel and then the step button to the left of the grid.

9. 	 Продвигать образец отдельным тактовым циклом нажимают приостановленную кнопку на Панели Управления Анимации и затем кнопка шага налево от сетки.

•	See Rotary Dials  for details of how to adjust the rotary controls featured in the Pattern Generator.

 См. Вращательные Диски   Для подробностей того, как корректировать вращательное управление, показанное в Генераторе испытательного сигнала.

•	See Trigger Modes  for details of the different trigger modes available with the Pattern Generator.

 См. Режимы Спускового механизма   Для подробностей различных режимов спускового механизма, доступных с Генератором испытательного сигнала.

•	See Additional Functionality  for more information on configuring and using the Pattern Generator.

 См. Дополнительные Функциональные возможности   Для получения дополнительной информации при конфигурировании и использовании Генератора испытательного сигнала.

Outputting a pattern with the Pattern Generator in a graph based simulation.

Outputting образец с Генератором испытательного сигнала в графе основанное моделирование.

1.	Set up the circuit in the normal way.

1. 	 Установите схему нормальным способом.

2.  Insert probes on the schematic at points of interest and add those probes to the graph.

2.   Вставьте исследования на схемном решении в точках, представляющих интерес, и дополняйте те исследования к графу.

3.	Right click and then left click on the Pattern Generator on the schematic to get the Edit Component dialogue form.

3. 	 Право щелкают, и затем левый щелкают на Генераторе испытательного сигнала на схемном решении, чтобы получить форму диалога Компонента Редактирования.

4.	Configure the Trigger and Clock options.

4. 	 Конфигурируйте Спусковой механизм, и Синхронизируйте опции.

5.  Load the desired pattern file into the Pattern Generator Script field.

5.   Загрузка желательный файл образца в поле pattern generator Script.

6.  Exit the Pattern Generator Dialogue form and hit the space bar to run the simulation.

6.   Выйдите из формы Диалога Генератора испытательного сигнала, и нажмите клавишу "пробел", чтобы выполнить моделирование.

The Pattern Generator Component Pins

Штырьки Компонента Генератора испытательного сигнала

Data Output Pins (Tri-State Output)

Штырьки Вывода данных (Вывод С тремя состояниями)

The Pattern Generator can output either on a bus and/or on individual pins.

Генератор испытательного сигнала может вывод любой на шине и-или на индивидуальных штырьках.

Clockout Pin (Output)

Clockout Штырек (Вывод)

When the Pattern Generator is clocking internally you can configure this pin to mirror the internal clock pulses. This is set as a property and can be changed via the Edit Component dialogue form. By default this option is disabled as it incurs a performance hit, particularly for high frequency clocks.

Когда Генератор испытательного сигнала синхронизирует, внутренне Вы можете конфигурировать этот штырек, чтобы отразить внутренние тактовые импульсы. Это установлено как свойство и может быть изменено через форму диалога Компонента Редактирования. По умолчанию эта опция блокировать, поскольку это несет нажатие эффективности, особенно для высоких частотных часов.

Cascade Pin (Output)

Каскадный Штырек (Вывод)

The Cascade Pin is driven high when the first bit of the pattern is being driven and remains high until the next bit is driven (one clock cycle later). This means it is high for the first clock cycle on starting the simulation and again for the first clock cycle subsequent to a reset.

Каскадный Штырек ведется высоко, когда первый бит образца ведется и остается высоким, пока следующий бит не ведется (один тактовый цикл позже). Это означает, что это высоко для первого тактового цикла при старте моделирования и снова для первого тактового цикла, последующего за сбросом.

Trigger Pin (Input)

Штырек Спускового механизма (Ввод)

This input pin is used to feed an external trigger pulse into the Pattern Generator. There are four external trigger modes which are discussed in detail here.

Этот входной штырек - используемая к подача внешний запускающий импульс в Генератор испытательного сигнала. Имеются четыре внешних режима спускового механизма, которые обсуждены подробно Здесь .

Clock-In Pin (Input)

Штырек " клок в " (Ввод)

This input pin is used to apply external timing to the Pattern Generator. There are two external clocking modes which are discussed in greater depth here

Этот входной штырек используем к, применяют внешний временной к Генератору испытательного сигнала. Имеются два внешних режима синхронизации, которые обсуждены в большей глубине Здесь

Hold Pin (Input)

Штырек Хранения (Ввод)

This pin, when driven high can be used to pause the Pattern Generator. The pattern will remain at the point it was at until the hold pin is released. For internal clocking and/or trigger the timing will resume relative to the point at which is was paused. For example, on a 1Hz internal clock, if the pattern is paused at time 3.6 seconds and resumed at 5.2 seconds then the next falling clock edge will be at 5.6 seconds.

Этот штырек, когда ведется высоко может быть используемая к пауза Генератор испытательного сигнала. Образец останется в точке, в которой это было, пока штырек хранения не отвыпущен. Для внутренней синхронизации и-или спускового механизма временной будет резюмировать относительно точки, в которой является, был приостановлен. Например, на 1Hz внутренний клок, если образец приостановлен во время 3.6 секунды и продолжен в 5.2 секунд, тогда следующий падающий фронт синхроимпульса будет в 5.6 секунд.

Output Enable Pin (Input)

Вывод Позволяет Штырьку (Ввод)

This pin must be driven high in order to enable the output pins. If this pin is not high then the Pattern Generator, while still running the specified pattern, will not drive the pattern onto the output pins.

Этот штырек должен вестись, высоко чтобы позволить выходные штырьки. Если этот штырек не высок тогда Генератор испытательного сигнала, пока все еще выполняя указанный образец, не будет вести образец на выходные штырьки.

Clocking Modes

Режимы Синхронизации

Internal Clocking

Внутренняя Синхронизация

Internal clocking is negative edge. That is, the clock pulse will be low-high-low per clock cycle.

Внутренняя синхронизация - отрицательный край. То есть тактовый импульс будет " низко высоко низко " в тактовый цикл.

Internal clocking can be specified either prior to simulation via the Edit Component dialogue form for the Pattern Generator or during a pause in the simulation via the clock mode button.

Внутренняя синхронизация может быть определена или до моделирования через форму диалога Компонента Редактирования для Генератора испытательного сигнала или в течение паузы в моделировании через кнопку режима клока.

The Clockout pin, when enabled, mirrors the internal clock. By default, this pin is disabled as it will cause some performance loss (particularly with high frequency clocks) but it can be enabled via the Edit Component dialogue form for the Pattern Generator.

Clockout штырек, когда разрешено, отражает внутренний клок. По умолчанию, этот штырек блокир, поскольку это вызовет некоторую потерю эффективности (особенно с высокими частотными часами) но это может быть разрешено через форму диалога Компонента Редактирования для Генератора испытательного сигнала.

External Clocking

Внешняя Синхронизация

There are two external clocking modes – negative edge (low-high-low) and positive edge (high-low-high).

Имеются два внешних режима синхронизации - Край негатива " низко высоко низко " и положительный (высоко - низкий) край.

To clock externally wire the clock pulse to the Clockin pin and select one of the two external clocking modes.

Синхронизировать внешне провод тактовый импульс к Clockin Штырек и выбор, один из двух внешних режимов синхронизации.

As with Internal clocking you can change the external clocking mode either by editing the component prior to simulation or via the clock mode button during a pause in the simulation.

Как со Внутренней синхронизацией Вы можете изменять внешний режим синхронизации или, редактируя компонент до моделирования или через кнопку режима клока в течение паузы в моделировании.

Trigger Modes

Режимы Спускового механизма

Internal Trigger

Внутренний Спусковой механизм

The Internal Trigger Mode in the Pattern Generator triggers the pattern at specified intervals. If the clocking is internal the clock pulse is reset at this point. This behaviour is shown graphically below.

Внутренний Режим Спускового механизма в Генераторе испытательного сигнала вызывает образец в указанных интервалах. Если синхронизация внутренняя, тактовый импульс - сброс в этой точке. Это поведение показывается графически ниже.

We are clocking internally at 1Hz and the internal trigger time is set to 3.75sec. The Cascade pin is high while the first bit of the pattern is being driven on the pins and low at all other times.

Мы синхронизируем внутренне в 1Hz и внутренний спусковой механизм, время установлено в 3.75sec. Каскадный штырек высок, пока первый бит образца двигается на штырьках и низко во все другие времена.

Note that at trigger time the internal clock is asynchronously reset. The first bit of the pattern is driven onto the output pins (as evidenced by the Cascade Pin being driven high).

Примечание, что в спусковом механизме время внутренний клок - асинхронно сброс. Первый бит образца ведется на выходные штырьки (как доказано Каскадным Штырьком, ведомым высоко).

External Asynchronous Positive Edge Trigger

Внешний Асинхронный Положительный Граничный Спусковой механизм

The trigger is specified via a positive edge transition on the Trigger Pin. The Trigger actions immediately and the next clock edge will be a low-high transition at time bitclock/2 subsequent to the time of the reset as shown below.

Спусковой механизм определен через положительный граничный переход на Штырьке Спускового механизма. Действия Спускового механизма немедленно и следующий фронт синхроимпульса будут низко - высокий переход во время bitclock/2 последующие за временем сброса как показано ниже.

We are clocking internally at 1Hz and the trigger pin goes high at time 3.75sec. Immediately on the positive edge of the trigger pin the clock is reset and the first bit of the pattern is driven onto the pins.

Мы синхронизируем внутренне в 1Hz, и штырек спускового механизма переходит вверх во время 3.75sec. Немедленно на положительном крае штырька спускового механизма клок - сброс, и первый бит образца ведется на штырьки.

External Synchronous Positive Edge Trigger

Внешний Синхронный Положительный Граничный Спусковой механизм

The trigger is specified via a positive edge transition on the Trigger Pin. The trigger is latched and will action synchronously with the next falling clock edge as shown below.

Спусковой механизм определен через положительный граничный переход на Штырьке Спускового механизма. Спусковой механизм защёлкивается, и будет действие синхронно со следующим падающим фронтом синхроимпульса как показано ниже.

We are clocking internally at 1Hz. Note that the clock is unaffected by the trigger and that the trigger actions on the falling clock edge subsequent to the positive edge pulse.

Мы показываем время внутренне в 1Hz. Примечание, что клок незатронут спусковым механизмом и что действия спускового механизма на падающем фронте синхроимпульса, последующем за положительным граничным импульсом.

External Asynchronous Negative Edge Trigger

Внешний Асинхронный Отрицательный Граничный Спусковой механизм

The trigger is specified via a negative edge transition on the Trigger Pin. The trigger actions immediately and the first bit of the pattern is driven onto the output pins.

Спусковой механизм определен через отрицательный граничный переход на Штырьке Спускового механизма. Действия спускового механизма немедленно и первый бит образца ведутся на выходные штырьки.

We are clocking internally at 1Hz. We can see that clock resets on the negative edge of the trigger pulse and that the first bit of the pattern is driven at that time.

Мы показываем время внутренне в 1Hz. Мы можем смотреть, что сбросы клока на отрицательном крае запускающего импульса и что первый бит образца ведется в то время.

External Synchronous Negative Edge Trigger

Внешний Синхронный Отрицательный Граничный Спусковой механизм

The trigger is specified via a negative edge transition on the Trigger Pin. The trigger is latched and actions synchronously with the next falling edge clock transition as shown below.

Спусковой механизм определен через отрицательный граничный переход на Штырьке Спускового механизма. Спусковой механизм защёлкивается и действия синхронно со следующим падающим граничным переходом клока как показано ниже.

We are clocking internally at 1Hz. Note that the trigger takes place on the falling edge of the trigger pulse and that the pattern does not reset until the falling edge of the clock pulse subsequent to the trigger action.

Мы показываем время внутренне в 1Hz. Примечание, что спусковой механизм имеет место на падающем крае запускающего импульса и что образец делает не сброс до падающего края тактового импульса, последующего за действием спускового механизма.

External Hold

Внешнее Хранение

Holding the pattern in it’s current state.

Проведение образцом в этом ’ S текущее состояние.

If you want to hold the pattern for a period of time you can do so by arranging for the hold pin to be high during the period in which you want to pause. Releasing the hold pin will restart the pattern synchronously if you are using an internal clock. That is, should the hold pin go high halfway through a clock cycle, then when you release the hold pin the next bit will be driven onto the output pins half a clock cycle later.

Если Вы хотите держать образец сроком на время, Вы можете делать так, устраивая штырек хранения быть высокими в течение периода, в котором Вы хотите делать паузу. Выпуск штырька хранения перезагрузит образец синхронно, если Вы используете внутренний клок. То есть должен штырек хранения идти высоко на полпути через тактовый цикл, затем, когда Вы отвыпускаете штырек хранения, следующий бит будет вестись на выходные штырьки половина тактового цикла позже.

When the hold pin goes high the internal clock is paused. On release of the hold pin the clock resumes relative to the point in the clock cycle at which it was paused.

Когда штырек хранения переходит вверх, внутренний клок приостановлен. На выпуске штырька хранения клок резюмирует относительно точки в тактовом цикле, в котором это было приостановлено .

Additional Functionality

Дополнительные Функциональные возможности

Loading and saving a pattern script.

Загрузка и сохранение сценария образца.

Pattern Scripts can be loaded or saved by right clicking over the grid and selecting the relevant option from the popup menu. This is particularly useful if you want to use a particular pattern in several designs.

Сценарии Образца могут быть загружены или сохранен правым щелчком по сетке и выбору уместная опция от всплывающего меню. Это особенно полезно, если Вы хотите чтобы использовать специфический образец в нескольких проектах.

The pattern scripts are plain text and are simply a comma-separated list of bytes where each byte value represents a column on the grid. Any line beginning with a semi-colon is taken to be a comment line and is ignored by the parser. By default the byte format is hexadecimal though if you are creating your own script you can enter values is decimal, binary or hexadecimal.

Сценарии образца - открытый текст и - просто отделенный запятыми список байтов, где каждое значение байта представляет столбец на сетке. Любая строка, начинающаяся с точки с запятой получена, чтобы быть строкой комментария и игнорируется синтаксическим анализатором. По умолчанию формат байта шестнадцатеричный, хотя, если Вы создаете ваш собственный сценарий, Вы можете вводить значения, десятичный, двоичный или шестнадцатеричный.

Setting specific values for dials.

Установка специфических значений для дисков.

You can specify an exact value for both the bit and the trigger frequency by double clicking the mouse on the appropriate dials. This launches a floating edit box into which you can enter the value. By default the value entered is assumed to be a frequency but you can specify a value in seconds or fractions thereof by appending a suitable suffix to the value (sec, ms, etc.). Additionally, should you wish the trigger to be an exact multiple of the bit clock you can append the suffix ‘bits’ to the multiple desired (e.g. 5bits).

Вы можете определять точное значение, и для бита и частоты спускового механизма, дважды нажимая мышью на соответствующих дисках. Это запускает плавающее окно редактирования, в которое Вы можете вводить значение. По умолчанию введенное значение предположено, чтобы быть частотой, но Вы можете определять значение мгновенно или дроби(доли) этого, добавляя в конец подходящий суффикс к значению (секунда, MS, и т.д.). Дополнительно, должен Вы желать, чтобы спусковой механизм был точным множителем разрядного клока, Вы можете добавлять в конец суффикс ‘ Биты ’ К множителю желательный (например 5bits).

To confirm input press the Enter button or to cancel press the Escape key or click elsewhere on the Pattern Generator window.

Подтверждать ввод нажимают Вводящийся Кнопка или отменять нажатие Клавиша выхода или щелкает в другом месте на окне pattern generator.

These values can also be specified prior to simulation via the appropriate properties in the Edit Component dialogue form.

Эти значения могут также быть определены до моделирования через соответствующие свойства в форме диалога Компонента Редактирования.

Setting specific values for the pattern grid.

Установка специфических значений для сетки образца.

You can specify a specific value for any column on the grid by left clicking the mouse on the text displaying the current value for that column. A floating edit box is launched into which you can enter the desired value. You can specify the value in decimal (e.g. 135), hexadecimal (e.g. 0xA7) or binary (e.g. 0b10110101).

Вы можете определять специфическое значение для любого столбца на сетке левым щелчком мышь на тексте, отображающем текущее значение для того столбца. Плавающее окно редактирования начинает, который Вы можете вводить желательное значение. Вы можете определять значение в десятичном числе (например 135), шестнадцатеричный (например 0xA7) или двоичный (например 0b10110101).

To confirm input press the Enter button or to cancel press the Escape key or click elsewhere on the Pattern Generator window.

Чтобы подтверждать ввод нажимает кнопку Enter или отменять нажатие, Клавишу выхода или щелкает в другом месте на окне pattern generator.

For convenience you can set a column via the CTRL+1 keyboard shortcut and clear a column via the CTRL+SHIFT+1 keyboard shortcut with the mouse over the appropriate column.

Для удобства Вы можете устанавливать столбец через CTRL+1 быструю клавишу и очищать столбец через CTRL+SHIFT+1 быструю клавишу с мышью по соответствующему столбцу.

Specifying the period length of the pattern manually.

Определение периода длина образца вручную.

You can specify a manual period by left clicking the mouse just above the grid itself at the column you want the pattern to finish on. To deselect the period right click the mouse once in the same area. This is shown below.

Вы можете определять ручной период левым щелчком мышь только выше сетки непосредственно в столбце, на котором Вы хотите, чтобы образец закончился. Снять выделение периода правый щелкают мышь однажды в той же самой области. Этому показывают ниже.

The mouse is pointing at the area where period selection can be specified. We can see that the period bar is indicating the pattern termination point and that everything to the left of the selection is faded out to indicate that the pattern will stop at the period bar.

Мышь указывает в области, где период выбор может быть определен. Мы можем смотреть, что период, полоса указывает точку завершения образца и что все налево от выбора постепенно исчезаете, чтобы указать что образец, остановится в период полоса.

Single stepping to advance the pattern.

Отдельное продвижение, чтобы продвинуть образец.

The step button can be used to advance the simulation in time periods equal to that of the bitclock specified either internally or from an external clock. The simulation will run until the next clock cycle is completed and then suspend again.

Кнопка шага может быть используемое к усовершенствование моделирование во времени, периоды равняются таковому bitclock, указанного или внутренне или от внешнего клока. Моделирование выполнит, пока следующий тактовый цикл не закончен и затем приостанавливать снова.

Alternating the grid display mode.

Чередование режима визуального отображения сетки.

The grid display can be switched between hexadecimal and decimal display modes. This can be done either by right clicking on the grid and selecting the desired option from the menu or alternatively by using the CTRL+X (Hexadecimal display) and CTRL+D (Decimal display) shortcut keys.

Сетка показывает, может быть перключение между шестнадцатеричными и десятичными режимами визуального отображения. Это может завершившему или правым щелчком на сетке и выборе, желательная опция от меню или альтернативно, используя CTRL+X (Шестнадцатеричный показывает) и CTRL+D (Десятичное число показывают) комбинации клавиш(быструю клавишу).

Specifying Output.

Определение Вывода.

Edit the Schematic part for the Pattern Generator to produce the Edit Component dialogue form. The property at the bottom allows you to configure whether you want to output the pattern on both bus and pins, pins only or bus only.

Редактируйте Схематическую часть для Генератора испытательного сигнала, чтобы произвести форму диалога Компонента Редактирования. Свойство в основании позволяет Вам конфигурировать, хотите ли Вы к выводу образец, и на шине и штырьках, штырьки только или шина только.

Tooltip Display.

Tooltip Показывают.

You can enable a tooltip which will follow the mouse indicating the current row and column information. This can be toggled on and off either via the context mouse on the right mouse button or through the shortcut key CTRL+Q. Note that tooltip mode is disabled during a Block set or clear.

Вы можете позволять tooltip, который будет следовать за мышью, указывающей текущую строку и информацию столбца. Это может быть переключено вкл. и выкл. или через контекстную мышь на правой кнопке мыши или через комбинацию клавиш(быструю клавишу) CTRL+Q. Примечание, что tooltip режим блокир в течение Блочного набора или очистки.

Block Editing.

Блочное Редактирование.

You can use the Block Set and Block Clear commands to help you quickly configure the grid to the desired pattern. These are accessible via the context menu on the right mouse button or via their shortcut keys (CTRL+S for Block set and CTRL+C for Block clear). Note that the Block Editing commands are disabled when in tooltip mode.

Вы можете использовать Блочный Набор и Блокировать Чистые команды к помощи, Вы быстро конфигурируете сетку к желательному образцу. Они доступны через контекстное меню на правой кнопке мыши или через их комбинации клавиш(быструю клавишу) (CTRL+S для Блочного набора и CTRL+C для Блочной очистки). Примечание, что Блочные Команды редактирования блокир когда в tooltip режиме.


VSM USER INTERFACE ELEMENTS
VIRTUAL INSTRUMENTS

ВИРТУАЛЬНЫЕ ПРИБОРЫ

VSM USER INTERFACE ELEMENTS

Rotary Dials

Вращательные Диски

The VSM Virtual Instruments use mouse operated rotary dials (knobs) for adjusting some parameters. The procedure for adjusting these is as follows:

VSM Виртуальная мышь использования Приборов использовала вращательные диски (кнопки) для корректировки некоторых параметров. Процедура для корректировки их следующие:

To set a rotary dial:

Устанавливать вращательный набор кода:

1. 	Point somewhere inside the dial.

1. 	 Точка где-нибудь внутри набора кода.

2. 	Press the left mouse button and hold it down.

2. 	 Нажмите левую кнопку мыши, и удержите это.

3. 	Move the mouse pointer away from the dial and then around the centre of the dial, tracing out a circular arc to rotate the dial to the required setting.

3. 	 Переместите указатель, удалённый от набора кода и затем вокруг центра набора кода, прослеживающего из круговой дуги, чтобы вращать набор кода к требуемой установке.

4. 	The dial will track the angle subtended by the mouse pointer from its centre.  The further away you move the mouse, the finer the degree of control that you will have.

4. 	 Набор кода проследит угол, который подимеет тенденцию указатель от его центра.   Еще дальше Вы перемещаете мышь, более тонкий степень управления, которое Вы будете иметь.

5. 	Release the mouse button to fix the new position of the dial.

5. 	 Отвыпустите кнопку мыши, чтобы установить новую позицию набора кода.


INTRODUCTIOn
WORKING WITH MICROPROCESSORS

РАБОТА С МИКРОПРОЦЕССОРАМИ

INTRODUCTION

ВВЕДЕНИЕ

The combination of mixed mode simulation and circuit animation becomes most potent when used in the context of micro-controller based systems. Many such systems involve a user interface, or at least complex sequences of external events that cannot easily be simulated in a non-interactive environment, and PROTEUS VSM was created primarily to address this problem. Consequently, a substantial chunk of its functionality centres around micro-processor development.

Комбинация смешанного моделирования режима и анимации схемы становится наиболее мощной когда использовано в контексте микроконтроллера основанные системы. Много таких систем включают интерфейс пользователя, или по крайней мере сложные последовательности внешних событий, которые не могут легко моделироваться в не-интерактивной среде, и PROTEUS VSM был создан прежде всего, чтобы адресовать эту проблему. Следовательно, существенный кусок его функциональных возможностей центрируется вокруг разработки микропроцессора.

In particular, the editing and compiling of source code, is integrated into the design environment so that you can edit source code and observe the effects of your changes with maximum ease. A source file can be brought up for editing with two keystrokes and the simulation re-run from there with just two more.

В частности редактирование и компилирование исходного текста, интегрированы в проектную среду так, чтобы Вы могли редактировать исходный текст и соблюдать эффекты вашего изменения с максимальной легкостью. Исходный файл может быть поднят для редактирования с двумя нажатиями клавиши и моделированием, запущенным вторично оттуда с только еще два.


Source Code Control System
WORKING WITH MICROPROCESSORS

РАБОТА С МИКРОПРОЦЕССОРАМИ

SOURCE CODE CONTROL SYSTEM

СИСТЕМА УПРАВЛЕНИЯ ИСХОДНОГО ТЕКСТА

Overview

Краткий обзор

The source code control system provides two major functions:

Система управления исходного текста обеспечивает две главных функции:

•	To register source code files within ISIS so that they can be brought up for editing without manually switching to another application.

• 	   К файлам исходного текста регистра в пределах ISIS так, чтобы они могли быть подняты(воспитаны) для редактирования без вручную переключения к другой прикладной программе.

•	To define the rules for compiling source code into object code. Once set up, these rules are carried out every time a simulation is performed so that the object code is kept up to date.

• 	   Определять правила для компилирования исходного текста в объектный код. После того, как установите, эти правила выполнены, каждый раз моделирование выполнено так, чтобы объектный код сохранился современным.

Note that it is not necessary to use the source code control system in order to simulate microprocessor based designs. Indeed, if your chosen assembler or compiler has its own IDE, you may prefer to work directly in that, and only switch to Proteus when you have produced an executable program. If you are planning to work this way, then see the section on Using a 3rd Party IDE

Примечание, что это не необходимо чтобы использовать система управления исходного текста, чтобы моделировать микропроцессор основанные проекты. Действительно, если ваш выбранный ассемблер или транслятор имеют его собственный IDE, Вы можете предпочитать работать непосредственно в этом, и только переключать к Proteus, когда Вы произвели выполнимую программу. Если Вы планируете работать этот путь, то см. раздел по Использование 3-ьей Стороны IDE

Attaching Source Code to the Design

Приложение Исходного текста к Проекту

To add a source file to the design:

Дополнять исходный файл к проекту:

1. 	Select the Add/Remove Source Files command from the Source menu.

1. 	 Выберите команду Add/Remove source file от меню Source.

2. 	Select the Add/Remove Source Files command from the Source menu.

2. 	 Выберите команду Add/Remove source file от меню Source.

3. 	Select the Code Generation Tool for the source file. If you are planning to use a new assembler or compiler for the first time, you will need to register it using the Define Code Generation Tools command.

3. 	 Выберите Инструмент Генерации объектного кода для исходного файла. Если Вы планируете чтобы использовать новый ассемблер или транслятор впервые, Вы будете нуждаться к регистру в этом использующий команду Define code generation Tools.

4. 	Click the New button and select or enter a name for the source code file with the file selector. You can enter a filename textually if it does not yet exist.

4. 	 Щелкните кнопку New, и выберите, или введите имя для файла исходного текста с селектором файла. Вы можете вводить имя файла текстово, если это еще не существует.

5. 	Enter the flags required specifically for processing this source file in the Flags field. Flags required every time a particular tool is used can be entered when the tool is registered.

5. 	 Введите флажки, требуемые определенно для обработки этого исходного файла в Полях признака. Флажки, требуемые каждый раз специфический инструмент использован, может быть введен, когда инструмент зарегистрирован.

6. 	Click OK to add the source file to the design.

6. 	 Щелкните OK, чтобы дополнять исходный файл к проекту.

Don’t forget to edit the micro-processor and assign the name of the object code file (usually a HEX, S19 or symbolic debug data file) to its PROGRAM property. ISIS can’t do this automatically as you might have more than one processor on the diagram!

Дон ’ T забывают редактировать микропроцессор и назначать имя файла объектного кода (обычно HEX, S19 или символический файл данных отладки) к его PROGRAM Свойство. ISIS может ’ T делают это автоматически, поскольку Вы могли бы иметь больше чем один процессор на диаграмме!

Working on your Source Code

Работа над вашим Исходным текстом

To edit a source file:

Редактировать источник file:

1.	Press ALT-S

1. 	  Нажимать ALT-S

2.	Press the ordinal number of the source file on the source menu.

2. 	  Нажмите порядковое число исходного файла на исходном меню.

To switch back to ISIS, build the object code and run the simulation:

Чтобы переключать назад к ISIS, компоновка, объектный код и выполнять моделирование:

1.	From the text editor, press ALT-TAB to switch back to ISIS.

1. 	  От текстового редактора, нажмите ALT-TAB, чтобы переключить назад к ISIS.

2.	Press F12 to execute, or CTRL-12 to start debugging.

2. 	  Нажмите F12, чтобы выполнять, или CTRL-12, чтобы стартовать отлаживать.

Either way, ISIS will instruct the text-editor to save its files, examine the time-stamps of the source code and object code files, and invoking the appropriate code generation tools to build the object code.

Любой путь, ISIS будет инструктировать текстового редактора сохранять его файлы, исследовать временные метки исходного текста и файлов объектного кода, и вызова соответствующих инстр.средств генерации объектного кода к компоновке объектный код.

To rebuild all the object code:

Восстанавливать весь объектный код:

1.	Select the Build All command from the source menu.

1. 	  Выберите команду Build All от исходного меню.

ISIS will execute all the code generation tools required to build the object code, irrespective of the time/date stamps of the object code files. The command line output from the tools will be displayed in a window. This provides an excellent way to check that everything has built without errors or warnings.

ISIS выполнит все инстр.средства генерации объектного кода, требуемые к компоновке объектный код, независимо от штампов времени / даты файлов объектного кода. Вывод командной строки от инстр.средств будет отображен в окне. Это обеспечивает превосходный способ проверить, что все собрало без ошибок или предупреждений.

Installing 3rd Party Code Generation Tools

Установка 3-ьих Инстр.средств Генерации объектного кода Стороны

A number of shareware assemblers and compilers can be installed into the Proteus TOOLS directory from the system CD, and these will be set up automatically as code generation tools by the installation program. However, if you want to use other tools, you will need to use the Define Code Generation Tools command on the Source menu.

Ряд ассемблеров общего пользования и трансляторов может быть установлен в Proteus каталог TOOLS от системы CD, и они будут установлены автоматически как инстр.средства генерации объектного кода в соответствии с инсталляционной программой. Однако, если Вы хотите чтобы использовать другие инстр.средства, Вы будете нуждаться чтобы использовать в команде Define code generation Tools на меню Source.

To register a new code generation tool:

К регистру новый инструмент генерации объектного кода:

1.	Select the Define Code Generation Tools command from the Source menu.

1. 	  Выберите команду Define code generation Tools от меню Source.

2.	Click New and use the file selector to locate the executable file for the tool. You can also register batch files as code generation tools.

2. 	  Щелкните Новым, и используйте селектор файла, чтобы расположить исполняемый файл для инструмента. Вы можете также пакетные файлы регистра как инстр.средства генерации объектного кода.

3.	Enter extensions for the source and object code files. These determine the file types that ISIS will look for when deciding whether to execute the tool for a particular source file, or not. If you check Always Build then the tool is always invoked, and an object code extension is not required.

3. 	  Введите расширения для файлов объектного кода и источника. Они определяют файлы типа это, ISIS будет искать при решении, выполнить ли инструмент для специфического исходного файла, или нет. Если Вы проверяете Всегда Компоновку, тогда инструмент всегда вызывается, и расширение объектного кода не требуется.

4.	Specify a proforma command line for the tool. Use %1 to represent the source code file and %2 for the object code file. You can also use %$ for the path to the  PROTEUS directory and %~ for the directory in which the DSN file is located.

4. 	  Определите proforma командную строку для инструмента. Используйте %1, чтобы представить файл исходного текста и %2 для файла объектного кода. Вы можете также использовать %$ для пути к   PROTEUS каталог и % ~ для каталога, в котором файл DSN расположен.

This is a good place to put command line flags that are needed to make tools run quietly (i.e. without pausing for user input), and to specify paths to include directories of processor specific header files etc.

 Это - хорошее место, чтобы поместить флажки командной строки, которые необходимы, чтобы делать инстр.средства, выполненные спокойно (то есть без того, чтобы делать паузу для ввода пользователя), и определять пути, чтобы включить каталоги процессора специфические файлы заголовка и т.д.

If you want to use the source level debugging features of PROTEUS VSM, you will need a Debug Data Extractor for your assembler or compiler. This is a small command line program, which extracts object code/source line cross reference information from the list file produced by the assembler or compiler.  We hope to support all popular assemblers and compilers, so check our website for the latest info.

 Если Вы хотите чтобы использовать исходный уровень, отлаживающий особенности PROTEUS VSM, Вы будете нуждаться в Эксустройстве подачи Данных Отладки для вашего ассемблера или транслятора. Это - маленькая программа командной строки, которая извлекает информацию перекрестной ссылки строки / источника объектного кода от файла списка, произведенного ассемблером или транслятором.   Мы надеемся поддерживать все популярные ассемблеры и трансляторы, так проверьте наш website для самой последней информации.

If you have a DDX program, enter the extension for the list file or symbolic debug file that is produced by the code generation tool, and click Browse to select the path and filename of the DDX program.

 Если Вы имеете DDX программу, введите расширение для файла списка или символического файла отладки, который произведен инструментом генерации объектного кода, и щелкать Обзор, чтобы выбрать путь и имя файла DDX программы.

Using a MAKE Program

Использование ДЕЛАЮЩЕЙСЯ Программы

In some cases, the simple build rules implemented by ISIS may be insufficient to cater for your application - especially if you project involves multiple source and object code files, and a linking phase. In such cases, you will need to use an external ‘MAKE’ program, and you can proceed as follows:

В некоторых случаях, простые правила компоновки, осуществленные ISIS могут быть недостаточны, чтобы обслужить вашу прикладную программу - особенно, если Вы проект включаете многократный источник и файлы объектного кода, и связывающуюся стадию. В таких случаях, Вы будете нуждаться чтобы использовать внешний ‘ ДЕЛАТЬ ’ Программа, и Вы может продолжаться следующим образом:

To set up a project with an external make program:

Устанавливать проект с внешним делают программу:

1.	Install your make program (usually supplied with the assembler/compiler environment) as a code generation tool. Set the source extension to MAK and check Always Build. For a typical make program, set the command line proforma as:

1. 	 Установка ваш, чтобы делать программу (обычно поставляемый средой ассемблера / транслятора) как инструмент генерации объектного кода. Установите исходное расширение в MAK и проверку Всегда Компоновка. Для типичного делают программу, устанавливают командную строку proforma как:

-f%1

2.	Use the Add/Remove Source Files command to add the makefile (e.g. MYPROJECT.MAK) to the design.

2. 	 Используйте команду Add/Remove source file, чтобы дополнять формирование файла (например. MYPROJECT.MAK) к проекту.

3.	Also add the source code files, but select the Code Generation Tool as <NONE>

3. 	 Также дополняйте файлы исходного текста, но выберите Инструмент Генерации объектного кода как <НИ ОДИН>

Each time the project is built, ISIS will run the external MAKE program, with the project’s makefile as a parameter. It is then up to the make program to decide what code generation tools are run. A good make program will provide enormous flexibility.

Каждый раз проект собран(сформирован), ISIS выполнит внешний, ДЕЛАЮТ программу, с проектом ’ S формирование файла как параметр. Это - тогда до делающейся программы, чтобы решить то, какие инстр.средства генерации объектного кода выполнены. Хороший делают программу, обеспечит огромную гибкость.

Using a 3rd Party Source Code Editor

Использование 3-ьего Редактора Исходного текста Стороны

PROTEUS VSM is supplied with a simple text editor - SRCEDIT which you can use to edit source code files. SRCEDIT is essentially a modified version of NOTEPAD, which can open multiple source files, and can respond to a DDE request to save any modified buffers.

PROTEUS VSM поставлен простым текстовым редактором - SRCEDIT, который Вы можете использовать, чтобы редактировать файлы исходного текста. SRCEDIT - по существу изменяемая версия NOTEPAD, который может открывать многократные исходные файлы, и может ответить на запрос DDE, чтобы сохранить любые изменяемые буфера.

If you have a more advanced text editor, such as UltraEdit, you can instruct ISIS to use this instead. Note that IDE type environments probably won’t respond to DDE commands and so are unsuitable for integration in this way. However, you could always ask the vendor to add this support - it’s not hard.

Если Вы имеете более расширенного текстового редактора, типа Ультраредактирования, Вы можете инструктировать ISIS чтобы использовать это вместо этого. Примечание, которое среды типа IDE вероятно победили ’ T отвечают на команды DDE и так неподходящий для интегрирования таким образом. Однако, Вы могли всегда просить, чтобы продавец дополнял эту поддержку - это ’ S не интенсивно.

To set up an alternative source code editor:

Устанавливать альтернативного редактора исходного текста:

1.	Select the Setup External Text Editor command from the Source menu.

1. 	 Выберите команду Setup External Text Editor от меню Source.

2.	Click the Browse button and use the file selector to locate the executable file of your text editor.

2. 	 Щелкните кнопку Browse, и используйте селектор файла, чтобы расположить исполняемый файл вашего текстового редактора.

3.	ISIS instructs the text editor to open and save files using a DDE protocol. Refer to the text editor’s documentation or supplier for details of the command syntax. If unsure of the service name, try the name of the product - e.g. ULTRAEDIT.

3. 	 ISIS инструктирует текстового редактора открывать и сохранять файлы, используя протокол DDE. Обратитесь к текстовому редактору ’ S документация или поставщик для подробностей синтаксиса команды. Если неуверено сервисного имени, пробуйте имя изделия - например. УЛЬТРАРЕДАКТИРОВАНИЕ.

Using a 3rd Party IDE

Использование 3-ьей Стороны IDE

Most professional compilers and assemblers come with their own integrated development environment or IDE. Examples include IAR's Embedded Workbench, Keil's uVision 2, Microchip's MP-LAB and Atmel's AVR studio. If you are developing your code with one of these tools, you may find it easier to carry out the editing and compilation steps within the IDE and then switch to Proteus VSM only when you have produced an executable image (e.g a HEX or COD file) and are ready to simulate it.

Большинство профессиональных трансляторов и ассемблеров идет с их собственной интегрированной средой обработки или IDE. Примеры включают Внедренные Инструментальные средства IAR'S, uVision Кеила 2, -лаборатория MP Микрокристалла и студия АВТОМАТИЧЕСКОГО РАСПОЗНАВАНИЯ РЕЧИ Атмела. Если Вы разрабатываете ваш код с одним из этих инстр.средств, Вы можете находить, что это проще выполняет редактирование и шаги трансляции в пределах IDE и затем переключает к Proteus VSM только, когда Вы произвели выполнимое изображение (например HEX или файл ТРЕСКИ) и готовы моделировать это.

Proteus VSM supports two ways of working with an external IDE

Proteus VSM поддерживает два пути работы со внешним IDE

•	Using Proteus as an external debugger - control of the debugging session is carried out from within ISIS, much as you would for a normal CAD simulation.

• 	    При использовании Proteus как внешний отладчик - управление относительно сеанса отладки выполнено изнутри ISIS, много, поскольку Вы были бы для нормали моделирование CAD.

•	Using Proteus as a plug-in simulator. - control of the debugging session is carried out from within the IDE's debugger. Proteus acts as a kind of virtual In Circuit Emulator, communicating with the IDE over TCP/IP. In this mode, you can run your IDE's debugger on one PC and the Proteus simulation on the other.

• 	    Использование Proteus как сменный имитатор. - управление относительно сеанса отладки выполнено изнутри отладчика IDE. Proteus действует как своего рода виртуальный В Эмуляторе Схемы, сообщающемся(поддерживающем связь) с IDE по TCP/IP. В этом режиме, Вы можете выполнять отладчик вашего IDE на одном PC и Proteus моделировании на другой.

Using Proteus VSM as an External Debugger

Использование Proteus VSM как Внешний Отладчик

To Proteus as an external debugger requires that the symbolic debug format produced by your compiler is supported by one of the loaders available in Proteus.  A loader extracts both the addresses of each source line in the high level language program, and - where possible - the locations of the program variables.

К Proteus, поскольку внешний отладчик требует, чтобы символический формат отладки, произведенный вашим транслятором был поддержан одним из загрузчиков, доступных в Proteus.   Загрузчик извлекает, и адреса каждой исходной строки в программе языка высокого уровня, и - где возможный - расположения программных переменных.

Common debug formats are COD (used in the PIC world), UBROF - used by all IAR's compilers, and OMF (used in 8051 circles). We also provide loaders for other proprietary formats such as the list files produced Crownhill PICBasic. See our the support area of our website under "3rd Party Compilers" for up to date information.

Общие форматы отладки - ТРЕСКА (использованные в PIC мире), UBROF - использованные трансляторами всего IAR'S, и OMF (использованные в 8051 кругах). Мы также обеспечиваем, загрузчики для других частных форматов типа файлов списка произвели Crownhill PICBasic. См. наш область поддержки нашего website под " 3-ьи Трансляторы Стороны " для современной информации.

Assuming that there is a loader for your chosen compiler, the procedure for loading the program into the simulated micro-processor is extremely simple:

Предположение, что имеется загрузчик для вашего выбранного транслятора, процедура для загрузки программы в моделируемый микропроцессор, чрезвычайно просто:

To load a program produced in an external IDE

К загрузке программа, произведенная во внешнем IDE

1. 	Ensure that the program is compiled and linked with no errors.

1. 	 Обеспечьте, что программа откомпилирована и связана без ошибок.

2. 	Edit the PROGRAM property of the CPU model to be the name of the executable image file produced by the compiler or linker, e.g. MYPROG.COD.

2. 	 Редактируйте PROGRAM Свойство модели ЦП, чтобы быть именем выполнимого загрузочного модуля, произведенного транслятором или компоновщиком, например. MYPROG.COD.

Do not enter the name of the source file - Proteus VSM does not simulate 'C' or 'ASM' files; the CPU models load and execute binary machine code.

Не введите имя исходного файла - Proteus VSM, не моделирует "файлы" 'ASM или 'C'; загрузка моделей ЦП и выполняет двоичный машинный код.

Press the PLAY button on the animation control panel to begin real-time simulation or press the STEP button to run up to the first source level instruction. In the latter case, the Source Window will appear and you can commence stepwise debugging of your code.

Нажмите кнопку PLAY на панели управления анимации, чтобы начать моделирование анимации в реальном масштабе времени, или нажмите кнопку STEP, чтобы дойти до первой исходной инструкции уровня. В последнем случае, Исходное Окно появится, и Вы можете начинать пошаговую отладку вашего кода.

Using Proteus VSM as a Virtual In-Circuit Emulator

Использование Proteus VSM как Виртуальный Внутрисхемный эмулятор

At the time of writing, only Keil uVision 2 for the 8051 supports the virtual ICE approach although we are now very close to having a similar solution in place for IAR’s Embedded Workbench. We are also working with Microchip and Atmel amongst others to integrate Proteus VSM with their tools. It is a fast moving area and we would recommend you check our website under "3rd Party Compilers"  for the latest  information and documentation. Instructions for using setting up uVision2 to work with Proteus will also be found there.

Во время написания, только Keil uVision 2 для 8051 поддержек виртуальный ICE приближается, хотя мы - теперь очень близко к наличию подобного решения на месте для IAR ’ S Внедренные Инструментальные средства. Мы - также работа с Микрокристаллом и Atmel среди других, чтобы интегрировать Proteus VSM с их инстр.средствами. Это - быстро двигающаяся область, и мы рекомендовали бы, чтобы Вы проверили наш website под " 3-ьи Трансляторы Стороны "   Для самого последнего   Информация и документация. Команды для использования установки uVision2, чтобы работать с Proteus будут также найдены там.


POPUP windows
WORKING WITH MICROPROCESSORS

РАБОТА С МИКРОПРОЦЕССОРАМИ

POPUP WINDOWS

ВСПЛЫВАЮЩИЕ ОКНА

Most micro-processor models written for PROTEUS VSM will create a number of popup windows which can be displayed and hidden from the Debug menu. These windows come in four major types:

Большинство моделей микропроцессора, написанных для PROTEUS VSM создаст ряд всплывающих окон, которые могут быть отображены и скрыт от меню Debug. Эти окна входят в четыре главных тип:

•	Status Windows - a processor model will generally use one of these to display its register values.

• 	   Windows Состояния - модель процессора будет вообще использовать один из них, чтобы показать ее значения регистра.

•	Memory Windows - typically there will be one of these for each memory space in the processor architecture. Memory devices (RAMs and ROMS) also create these windows.

• 	   Windows Памяти - типично там будет один из них для каждого пространства памяти в архитектуре процессора. Память (ОЗУ и ПЗУ) также создают эти окна.

•	Source Code Windows - one of these will be created for each processor on the schematic.

• 	   Windows Исходного текста - один из них будет создан для каждого процессора на схемном решении.

•	Variable Windows – one of these will be created for each processor on the schematic, provided that the program loader supports program variable display.

• 	   Переменный Windows - Один из них будет создан для каждого процессора на схемном решении, при условии, что программная переменная служебных программ загрузчика показывает.

To display a popup window:

Показывать всплывающее окно:

1.	Start debugging mode by pressing CTRL-F12, or if it is already running, click the Pause button on the Animation Control Panel.

1. 	  Режим отладки Начала, нажимая CTRL-F12, или если это уже выполняет, щелкает кнопку Pause на Панели Управления Анимации.

2.	Press ALT-D and then the ordinal number of the required window on the Debug menu.

2. 	  Нажмите ALT-D и затем порядковое число требуемого окна на меню Debug.

These window types can only be displayed when the simulation is paused and are hidden automatically when it is running to give you better access to the active components on the schematic itself.  When the simulation is paused (either manually, or due to a breakpoint) the windows that were showing will re-appear.

Эти типы окна могут только быть отображены, когда моделирование приостановлено и скрыто автоматически, когда это выполняет, чтобы дать Вам лучший доступ к активным составляющим на схемном решении непосредственно.   Когда моделирование приостановлено (или вручную, или из-за контрольной точки) окна, которые показывались, вновь появится.

The debug windows all have right button context menus - if you point at the window and click the right mouse button, a menu will appear from which you can control the appearance and formatting of the data within the window.

Окна отладки все имеют правые меню контекста кнопки - если Вы указываете в окне и щелкают правую кнопку мыши, меню появится, от которого Вы можете управление появление и форматирование данных в пределах окна.

The positions and visibility of the debug windows are saved automatically to a PWI file with the same filename as the current design. The PWI file also contains the locations of any breakpoints that have been set, and the contents of the watch window.

Позиции и видимость окон отладки сохранены автоматически к PWI файлу с тем же самым именем файла как текущий проект. PWI файл также содержит расположения любых контрольных точек, которые были установлены, и содержимое окна часов.


SOURCE LEVEL DEBUGGING
WORKING WITH MICROPROCESSORS

РАБОТА С МИКРОПРОЦЕССОРАМИ

SOURCE LEVEL DEBUGGING WITHIN PROTEUS VSM

ИСТОЧНИК ОТЛАДКА LEVEL В ПРЕДЕЛАХ PROTEUS VSM

Overview

Краткий обзор

PROTEUS VSM supports source level debugging through the use of debug loaders for supported assemblers and compilers. The current set of debug loaders is contained within the system file LOADERS.DLL, and the number tools that are supported is increasing quite rapidly. The latest information is available from the support area of our website under "3rd Party Compilers".

PROTEUS VSM поддерживает исходную отладку уровня с помощью загрузчиков отладки для поддержанных ассемблеров и трансляторов. Текущий набор загрузчиков отладки содержится в пределах системного файла LOADERS.DLL, и инстр.средств числа, которые поддержаны, увеличивается весьма быстро. Самая последняя информация доступна от области поддержки нашего website под " 3-ьи Трансляторы Стороны ".

Assuming that you have used a supported assembler or compiler, PROTEUS VSM will create a source code window for each source file used in the project, and these windows will appear on the Debug menu.

Предположение, что Вы использовали поддержанный ассемблер или транслятор, PROTEUS VSM, создаст окно исходного текста для каждого исходного файла, использованного в проекте, и эти окна появятся на меню Debug.

The Source Code Window

Окно Исходного текста

The source code window has a number of features

Окно исходного текста имеет ряд особенностей

•	A combo-box that may be used to select between the source code files that make up the project. You can also switch between source files using the keyboard shortcuts CTRL-1, CTRL-2, CTRL-3 etc.

• 	   Поле со списком, которое может быть используемый к выбор между файлами исходного текста которые составляют проект. Вы можете также переключать между исходными файлами, используя горячую клавиатуру CTRL-1, CTRL-2, CTRL-3 и т.д.

•	A blue bar represents the current line number, at which a breakpoint will be set if you press F9 (Toggle Breakpoint), and to which the program will execute if you press CTRL-F10 (Step To).

• 	   Синяя полоса представляет текущий номер строки, в котором контрольная точка будет установлена, если Вы нажимаете F9 (Контрольная точка Переключателя) , И к которому программа выполнится если Вы нажимаете CTRL-F10 (Шаг В).

•	A red chevron indicates the current location of the processor’s program counter.

• 	   Красная двойная угловая скобка указывает текущее расположение процессора ’ S программный счетчик.

•	A red circle marks a line on which a breakpoint has been set.

• 	   Красный круг отмечает строку, на которой контрольная точка была установлена.

The right hand context menu provides a number of further options including: Goto Line, Goto Addressё Find Text and toggles for displaying line numbers, addresses and object code bytes.

Меню контекста правой руки обеспечивает ряд дальнейших опций, включая: Goto Строка, Goto Адресует ё, находят Текст И переключатели для отображающихся номеров строки, адресуют и байты объектного кода.

When debugging a high level language, you can also switch between showing just the source code lines, or else also showing a dis-assembly listing of the actual machine code that will be executed. The machine code view can also be toggled on and off by pressing CTRL-D.

При отладке языка высоких уровней, Вы можете также переключать между показом только строки исходного текста, иначе также показ is-assembly-протокола ассемблирования фактического машинного кода, который будет выполнен. Машинный вид кода может также быть переключен вкл. и выкл., нажимая CTRL-D.

Single Stepping

Отдельное Продвижение

A number of options for single stepping are provided, all available from the toolbar on the source window itself or from the Debug menu.

Ряд опций для отдельного продвижения обеспечивается, весь доступный от инструментальной панели на исходном окне непосредственно или от меню Debug.

•	Step Over - advances by one line, unless the instruction is a sub-routine call, in which case the entire subroutine is executed.

• 	   Переступите - через усовершенствования одной строкой, если инструкция не вызов подпрограммы, когда полная подпрограмма выполнена.

•	Step Into - executes one source code instruction. If no source window is active, it executes one machine code instruction. These are usually the same thing anyway unless you are debugging in a high level language.

• 	   Шаг В - выполняет одну инструкцию исходного текста. Если никакое исходное окно не активно, это выполняет одну машинную инструкцию кода. Они - обычно та же самая вещь так или иначе, если Вы не отлаживаете на языке высоких уровней.

•	Step Out - executes until the current sub-routine returns.

• 	   Выйдите - выполняется до текущих возвращений подпрограммы.

•	Step To - executes until the program arrives at the current line. This option is only available when a source code window is active.

• 	   Шаг В - выполняется, пока программа не достигает текущей строки. Эта опция только доступна, когда окно исходного текста активно.

Note that apart from Step To, the single stepping commands will work without a source code window. It is possible – although not so easy – to debug code generated by a tool for which there is no loader support.

Примечание это кроме Шага В , Отдельные команды продвижения будут работать без окна исходного текста. Это возможно - Хотя не столь простой - К коду отладки, сгенерированному инструментом, для которого не имеется никакой поддержки загрузчика.

Using Breakpoints

Использование Контрольных точек

Breakpoints provide a very powerful way to investigate problems in the software or software/hardware interaction in a design. Typically, you will set a breakpoint at the start of a subroutine that is causing trouble, start the simulation running, and then interact with the design such that the program flow arrives at the breakpoint. At this point, the simulation will be suspended. Thereafter you can single step the program code, observing register values, memory locations and other conditions in the circuit as you go. Turning on the Show Logic State of Pins effect can also be very instructive.

Контрольные точки обеспечивают очень мощный способ исследовать проблемы в программном или программном обеспечении / аппаратном средствах взаимодействии в проекте. Как правило, Вы установите контрольную точку в начале подпрограммы, которая вызывает неприятность, начало выполнение моделирования, и затем взаимодействовать с проектом такой, что программный поток достигает контрольной точки. В этой точке, моделирование будет приостановлено. После того Вы можете отдельный шаг программный код, соблюдая значения регистра, расположения памяти и другие условия в схеме, как Вы идете. При включении Логики Показа Штат эффект Штырьков может также быть очень поучителен.

When a source code window is active, breakpoints can be set or cleared on the current line by pressing F9. You can only set a breakpoint on a source line that has object code.

Когда окно исходного текста активно, контрольные точки могут быть установлены или очищеный на текущей строке, нажимая F9. Вы можете только устанавливать контрольную точку на исходной строке, которая имеет объектный код.

If the source code is changed, PROTEUS VSM will endeavour to re-locate the breakpoints based on sub-routine addresses in the file, and by pattern matching the object code bytes. Obviously, if you change the code radically this can go awry but generally it works very well and you shouldn’t need to think about it.

Если исходный текст изменен, PROTEUS VSM приложит усилия перемещать контрольные точки, основанные на адресах подпрограммы в файле, и сопоставлением с образцом байты объектного кода. Очевидно, если Вы изменяете код, радикально это может спутываться, но вообще это работает очень хорошо и Вы shouldn ’ T должны думать относительно этого.

Variables Window

Окно Переменных

Most of the loaders provided with Proteus VSM are able to extract the location of the program variables as well as the source line number addresses. Whenever this is possible, Proteus displays a variables window as well as a source window.

Большинство загрузчиков, обеспеченных Proteus VSM способно извлечь расположение программных переменных также как исходных адресов номера строки. Всякий раз, когда это возможно, Proteus показывает окно переменных также как исходное окно.

There are a number of points to note about the variables window:

Имеется ряд точек к примечанию относительно окна переменных:

•	When single stepping, any variables that change value are highlighted.

• 	    	 Когда отдельное продвижение, любые переменные, которые изменяют значение, высвечено.

•	The format in which each variable is displayed can be adjusted by clicking right on it an choosing an alternative format from the context menu.

• 	    	 Формат, в котором каждая переменная отображена, может быть откорректирован, щелкая правый на этом выбор альтернативный формат от контекстного меню.

•	Although the variables window is hidden whilst the program is running, you can drag & drop variables to the watch window where they will remain visible.

• 	    	 Хотя окно переменных скрыто, пока программа выполняет, Вы можете перетаскивать и опускать переменные к окну часов, где они останутся видимыми.

•	Depending on how the compiler re-uses memory, local variables which out of scope variables may display invalid values.

• 	    	 В зависимости от того, как транслятор многократно использует память, локальные переменные, которые из переменных области могут показывать недопустимые значения.

Multi-CPU Debugging

Отладка Много-центрального процессора

Proteus VSM has no problem simulating designs containing more than one CPU on the schematic. Each CPU will produces its own set of popup windows including source code and variables, and these will be grouped together under sub-menus on the Debug menu.

Proteus VSM не имеет никакой проблемы, моделирующей проекты, содержащие больше чем один ЦП на схемном решении. Каждый ЦП произведет его собственный набор всплывающих окон, включая исходный текст и переменные, и они будут сгруппированы вместе под под-меню на меню Debug.

When single stepping code, the processor whose source window has the focus will be treated as the master, and the other CPUs will free run, suspending their execution at whatever time-point the master CPU has completed an instruction.  If you move the focus away from the source window, then the master CPU remains the one whose source window last had the focus; the master is changed by clicking on another CPU’s source window.

Когда отдельный шагающий код, процессор, чей исходное окно имеет центр, будет обработан как ведущ.У-во, и другие ЦП освободят выполненный, приостанавливая их выполнение в любой точке времени, ведущий ЦП завершил инструкцию.   Если Вы перемещаете центр, удалённый от исходного окна, то ведущий ЦП остается одним, чей исходное окно последний имело центр; ведущ.У-во изменено, нажимая на другой ЦП ’ S исходное окно.


The Watch Window
WORKING WITH MICROPROCESSORS


Окно Часов
РАБОТА С МИКРОПРОЦЕССОРАМИ

THE WATCH WINDOW

ОКНО ЧАСОВ

Adding Items to the Watch Window

Добавление Элементов к Окну Часов

Whereas the variables, memory and register windows belonging to processor models are only displayed when the simulation is paused, the Watch Window provides a means to display values that are updated in real time. It also provides a means to assign names to individual memory locations which can be more manageable than trying to find them in a memory window.

Принимая во внимание, что переменные, память и окна регистра, принадлежащие к моделям процессора только отображены, когда моделирование приостановлено, Окно Часов обеспечивает средства, чтобы показать значения, которые модифицированы в реальном времени. Это также обеспечивает средства, чтобы назначить имена на индивидуальные расположения памяти, которые могут быть более управляемы чем попытка найти их в окне памяти.

To add an item to the Watch Window:

Дополнять элемент к Окну Часов:

1.	Press CTRL-F12 to start debugging, or pause the simulation if it is already running.

1. 	 Нажмите CTRL-F12, чтобы стартовать отлаживать, или приостанавливать моделирование, если это уже выполняет.

2.	Display the memory window containing the item to be watched, and the watch window itself using the numbered options on the Debug menu.

2. 	 Покажите окно памяти, содержащее элемент, который нужно наблюдать, и окно часов, непосредственно использующее пронумерованные опции на меню Debug.

3.	Mark a memory location or range of memory locations using the left mouse button. The selected range should appear in inverted colours.

3. 	 Отметьте расположение памяти или диапазон расположений памяти, используя левую кнопку мыши. Выбранный диапазон должен появиться в перевернутых цветах.

4.	Drag the selected item(s) from the memory window to the watch window.

4. 	 Перетащите выбранный элемент (ы) от окна памяти до окна часов.

You can also add items to the Watch Window by using the Add Item by Name or Add Item by Address commands on its right mouse button context menu.

Вы можете также дополнять элементы к Окну Часов, используя Дополняющийся Элемент по имени или Дополнять Элемент командами Адреса на его правом меню контекста кнопки мыши.

Modifying Items in the Watch Window

Изменение Элементов в Окне Часов

Having got an item or items in into the window, you can now select an item with the left mouse button and then:

Получив элемент или элементы в в окно, Вы можете теперь выбирать элемент левой кнопкой мыши и затем:

•	Rename it by pressing CTRL-R or F2.

• 	   Переименуйте это, нажимая CTRL-R или F2.

•	Change the data size to any of the options on the right mouse button context menu. For data sizes that comprise several bytes (e.g. 16 or 32 bit words, or strings) the second and subsequent bytes are assumed to follow on from the item address. Consequently, to display a multi-byte word or string you only need to drag in the first byte from the memory window.

• 	   Измените размер данных к любой из опций на правом меню контекста кнопки мыши. Для размеров данных, которые включают несколько байтов (например 16 или 32 разрядных слова, или строки) вторые и последующие байты предположены, чтобы следовать за адресом элемента. Следовательно, чтобы показать многобайтовое слово или строку Вы только должны притянуть первый байт от окна памяти.

•	Change the number format to binary, octal, decimal or hex.

• 	   Измените числовой формат к двоичному, восьмеричному, десятичному или шестнадцатеричному.

Watchpoint Conditions

Watchpoint Условия

The Watch Window provides a facility to suspend the simulation when a particular condition arises in the values of the items. At the simplest level, this can be when the value of a particular item changes but you can also specify more complex conditions if necessary.

Окно Часов обеспечивает средство, чтобы приостановить моделирование, когда специфическое условие возникает в значениях элементов. На самом простом уровне, это может быть то, когда значение специфического изменения элемента но Вас может также определять более сложные условия в случае необходимости.

To specify a Watchpoint Condition

Определять Условие Watchpoint

1.	Press CTRL-F12 to start debugging, or pause the simulation if it is already running.

1. 	 Нажмите CTRL-F12, чтобы стартовать отлаживать, или приостанавливать моделирование, если это уже выполняет.

2.	Display the watch window itself using the option on the Debug menu.

2. 	 Покажите окно часов, непосредственно использующее опцию на меню Debug.

3.	Add the items on which the watchpoint condition will depend to the watch window as described in the previous section.

3. 	 Дополняйте элементы, от которых условие watchpoint будет зависеть к окну часов как описано в предыдущем разделе.

4.	Select the Watchpoint Condition command from the right mouse button context menu.

4. 	 Выберите команду Watchpoint Condition от правого меню контекста кнопки мыши.

5.	Specify a  Global Break Condition. This determines whether the simulation suspends when any item expression is true, or only when all item expressions are true.

5. 	 Определите a   Глобальное Условие Останова. Это определяет, приостанавливает ли моделирование, когда любое выражение элемента истинно, или только, когда все выражения элемента истинны.

6.	Specify one or more Item Break Expressions. An item break expression consists of the watch-item on which it operates, a mask value (allowing you to activate the condition for particular bits of a register, for example), a conditional operator, and value.

6. 	 Определите один или большее количество Выражений Останова Элемента. Выражение останова элемента состоит из элемента часов, на котором это работает, значение маски (позволяющий Вам активизировать условие для специфических битов регистра, например), условного оператора, и значения.

Activating a watchpoint condition will impose a modest overhead on the simulator since ProSPICE must re-test the condition at every time-point in the simulation (i.e. at or above the machine cycle rate in a micro-controller application).  However, the facility can be a god-send when looking for obscure bugs and the fact that the simulation may take a few extra minutes to reach the point of interest is not normally an issue.

Активизация условия watchpoint наложит скромный наверху на имитаторе, так как ProSPICE должен испытать повторно условие в каждый раз -точке в моделировании (то есть в или выше машинной скорости цикла в прикладной программе микроконтроллера).   Однако, средство может быть удача при поиске неясных дефектов и факта, что моделирование может брать несколько дополнительных минут, чтобы достигнуть, точка, представляющая интерес не нормально проблема.


BREAKPOINT TRIGGER OBJECTS
WORKING WITH MICROPROCESSORS

РАБОТА С МИКРОПРОЦЕССОРАМИ

BREAKPOINT TRIGGER OBJECTS

СПУСКОВОЙ МЕХАНИЗМ КОНТРОЛЬНОЙ ТОЧКИ OBJECTS

Overview

Краткий обзор

A number of component objects are provided which trigger a suspension of the simulation when a particular circuit condition arises. These are especially useful when combined with the single stepping facilities, since the circuit can be simulated normally until a particular condition arises, and then single stepped in order to see exactly what happens next.

Ряд составляющих объектов обеспечивается, которые вызывают приостановку моделирования, когда специфическое условие схемы возникает. Они особенно полезны когда объединено с отдельными шагающими средствами, так как схема может моделироваться нормально, пока специфическое условие не возникает, и затем отдельный ступаемый, чтобы смотреть точно, что случается затем.

The breakpoint trigger devices may be found in the REALTIME device library.

Устройства спускового механизма контрольной точки могут быть найдены в библиотеке устройства В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ.

Voltage Breakpoint Trigger - RTVBREAK

Спусковой механизм Контрольной точки Напряжения - RTVBREAK

This device is available in 1 and 2 pinned forms, and triggers a breakpoint when the voltage at its single pin, or the voltage between its two pins is greater than the specified value. You can couple this device to an arbitrary controlled voltage source (AVCS) to trigger a breakpoint on complex, formula based  conditions involving multiple voltages, currents etc.

Это устройство доступно в 1 и 2 скрепленных формах, и вызывает контрольную точку, когда напряжение в его отдельном штырьке, или напряжении между его двумя штырьками большее чем заданная величина. Вы можете соединять это устройство к произвольному управляемому источнику напряжения (AVCS), чтобы вызвать контрольную точку на комплексе, основанная формула   Условия, включающие многократные напряжения, токи и т.д.

Once the trigger voltage has been exceeded, the device does not re-trigger until the voltage has dropped below the trigger threshold and risen again.

Как только напряжение спускового механизма было превышено, устройство заново не вызывает, пока напряжение не понизилось ниже порога спускового механизма и повысилось снова.

Current Breakpoint Trigger - RTIBREAK

Текущий Спусковой механизм Контрольной точки - RTIBREAK

This device has two pins and triggers a breakpoint when the current flowing through it is greater than the specified value.

Это устройство имеет два штырька и вызывает контрольную точку, когда ток, текущий через это больший чем заданная величина.

Once the trigger current has been exceeded, the device does not re-trigger until the current has dropped below the trigger threshold and risen again.

Как только ток спускового механизма был превышен, устройство заново не вызывает, пока ток не понизился ниже порога спускового механизма и повысился снова.

Digital Breakpoint Trigger - RTDBREAK

Цифровой Спусковой механизм Контрольной точки - RTDBREAK

This device is available with various numbers of pins. and you can make other sizes yourself if you need to. It triggers a breakpoint when the binary value at its inputs equals the value assigned to the component.  For example, specifying the value of an RTDBREAK_8

Это устройство доступно с различными числами штырьков. И Вы можете делать другие размеры самостоятельно, если Вы нуждаетесь к. Это вызывает контрольную точку, когда двоичное значение при его вводах равняется значению, назначенному на компонент.   Например, определяя значение RTDBREAK_8

0x80

0x80

will cause a it to trigger when D7 is high and D0-D6 are low.

Заставит это вызывать, когда D7 высок, и D0-D6 низок.

Once the trigger condition has arisen, the device does not re-trigger until the a different input value has been seen.

Как только условие спускового механизма возникло, устройство заново не вызывает до различное входное значение было замечено.


GRAPH BASED SIMULATION

ГРАФ ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

GRAPH BASED SIMULATION

ГРАФ ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

INTRODUCTION

ВВЕДЕНИЕ

Although interactive simulation has many advantages, there are still some situations in which it is advantageous to capture the entire simulation run to a graph and study the results at your leisure. In particular, it is possible to zoom in on particular events within the simulation run and take detailed measurements. Graph based simulation is also the only way to perform analyses which do not take place in real time at all, such as small-signal AC analysis, Noise Analysis and swept parameter measurements.

Хотя интерактивное моделирование имеет много преимуществ, имеются все еще некоторые ситуации, в которых выгодно фиксировать полное моделирование, выполненное к графу и изучать результаты в ваш досуг. В частности возможно раскрыть на специфических событиях в пределах выполненного моделирования и брать детальные измерения. Граф основанное моделирование является также только способом исполнить исследования которые не имеют место в реальном времени вообще, типа маленького сигнала анализ AC, Шумовой Анализ и охваченные измерения параметра.

Please note that graph based simulation is not available in PROTEUS VSM Lite.

Пожалуйста примечание, что граф основанное моделирование не доступен в PROTEUS VSM Lite.


SETTING UP A GRAPH BASED SIMULATION
GRAPH BASED SIMULATION

ГРАФ ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

SETTING UP A GRAPH BASED SIMULATION

УСТАНОВКА ГРАФА ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

Overview

Краткий обзор

Graph based simulation involves five main stages. These are summarized below, with detailed explanations of each stage being given in the subsequent sections:

Граф основанное моделирование включает пять главных стадий. Они получены в итоге ниже, с детальными объяснениями каждой стадии, даваемой в последующих разделах:

•	Entering the circuit to be simulated.

• 	   Ввод схемы, которую нужно моделировать.

•	Placing signal generators at points that require stimulus and test probes at points that you wish to inspect.

• 	   Размещение сигнал-генераторов в точках, которые требуют стимула и проверяете исследования в точках что Вас желаете осмотреть.

•	Placing a graph corresponding with the type of the analysis you wish to perform - e.g. a frequency graph to display a frequency analysis.

• 	   При размещении графа, соответствующего с типом анализа Вы желаете исполнить - например частотный граф, чтобы показать частотный анализ.

•	Adding the signal generators and test probes to the graph in order to display the data they generate/record.

• 	   При добавлении сигнал-генераторов и испытательных исследований к графу, чтобы показывать данные они генерируют / делать запись.

•	Setting up the simulation parameters (such as the run time) and executing the simulation.

• 	   Установка параметров моделирования (типа времени выполнения) и при выполнении моделирования.

Entering The Circuit

Ввод Схемы

Entering the circuit you want to simulate is exactly the same as entering any other design in to ISIS; the techniques for this are covered in detail in the ISIS manual itself.

Ввод схемы, которую Вы хотите моделировать - точно тот же самый как ввод любого другого проекта в к ISIS; методы для этого охвачены подробно в ISIS руководстве непосредственно.

Placing Probes and Generators

Размещение Исследований и Генераторов

The second stage of the simulation process is to set up signal generators at points that require stimuli and probes at points of interest. Setting up signal generators and probes is extremely easy as they are treated like other ISIS objects such as components, terminals, or junction dots. All that is required is to select the appropriate icon, pick the type of generator or probe object from the selector, and place it on the schematic where you want it. This can be either by placing it directly on to an existing wire, or  by placing it like a component and then wiring to it later. Defining the signal produced by a generator is then just a matter of editing the object and entering the required settings on its dialogue form.

Вторая стадия процесса моделирования должна установить сигнал-генераторы в точках, которые требуют стимулов и исследований в точках, представляющих интерес. Установка сигнал-генераторов и исследований чрезвычайно проста, поскольку они обработаны подобно другим объектам ISIS типа компонентов, зажим, или точек соединения. Все, что требуется, должно выбрать соответствующий значок, выбирать тип генератора или исследовать объект от селектора, и размещать это в схемное решение, где Вы хотите это. Это может быть или, помещая это непосредственно на на существующий провод, или   Помещая это любят компонент и затем проводя к этому позже. Определение сигнала, произведенного генератором - тогда только вопрос редактирования объекта и ввода требуемых параметров настройки на его форме диалога.

At this stage you can also isolate  a section of the design so that only certain components are involved in the simulation. This is achieved by checking the Isolate Before and Isolate After options in the probes and generators.  The use of probes and generators in this way provides not only for faster simulations, but also means that errors do not creep in from removed wires being forgotten and never replaced.

В этой стадии Вы можете также изолировать   Раздел проекта так, чтобы только некоторые компоненты были включены в моделирование. Это достигнуто, проверяя Изолируемый Прежде и Изолировать После опций в исследованиях и генераторах.   Использование исследований и генераторов таким образом обеспечивает не только для более быстрых моделирований, но также и означает, что ошибки не ползают в от удаленных забываемых проводов и никогда замененный.

Placing Graphs

Размещение Графов

The third stage of the simulation process is to define what analysis type or types you want performed. Analysis types include analogue and digital transient analyses, frequency analyses, sweep analyses, etc. Within ISIS, defining an analysis type is synonymous with placing a graph object of the required analysis type. Again, as graphs are just like most other objects within ISIS, placing one is simply a case of selecting the correct icon, selecting the required graph type, and placing the graph on the design, alongside the circuit. Not only does this allow you to view several types of analysis simultaneously, it fits very well with the 'drag-and-drop' methodology adopted throughout ISIS and has the added benefit that you can view (and generate hard-copy output with) the graphs alongside the circuit that generated them.

Третья стадия процесса моделирования должна определить то, какой тип анализом или типы Вы хотите выполненный. Типы Анализа включают аналоговые и цифровые переходные исследования, частотные исследования, исследования зачистки, и т.д. В пределах ISIS, определяя тип анализа синонимичен с размещением объекта графа требуемого типа анализа. Снова, поскольку графы - точно так же как большинство других объектов в пределах ISIS, помещая один - просто случай выбора правильного значка, выбор требуемого типа графа, и размещения графа на проекте, рядом с схемой. Не только это позволяет Вам рассматривать несколько тип анализа одновременно, это приспосабливает очень хорошо с 'перетащи-и-опусти' методологией, принятой повсюду ISIS и имеет дополнявшую выгоду, что Вы можете рассматривать (и генерировать вывод твердой копии с) графы рядом с схемой, которая генерировала их.

Adding Traces To Graphs

Добавление Следов К Графам

Having placed one or more graph objects, you must now specify which probe/generator data you want to see on which graphs. Each graph displays a number of traces. The data for a trace is generally derived from a single probe or generator. However, ISIS provides for a trace to display the data from up to four separate probes/generators combined by a mathematical Trace Expression. For example, a trace might be set up to display the product of the data from a voltage probe and current probe (both monitoring the same point) so effectively displaying the power at the monitored point.

Поместив один или большее количество объектов графа, Вы должны теперь определить, которые данные исследования / генератора Вы хотите смотреть на который графы. Каждый граф показывает ряд следов. Данные для следа вообще происходятся из отдельного исследования или генератора. Однако, ISIS обеспечивает(предусматривает) след, чтобы показать данные от до четырех отдельных исследований / генераторов, объединенных математическим Выражением Следа. Например, след мог бы быть установлен, чтобы показать изделие данных от вольтметрового щупа и текущего исследования (оба контроль та же самая точка) так эффективно отображение силы в проверенной точке.

Specifying the traces to be displayed on a graph can be done in a number of ways: you  can tag-and-drag a probe onto a graph or you can tag several probes/generators and add them all to a graph in a single operation, or for traces requiring trace expressions, you can must use a dialogue form to select the probes and specify the expression.

Определение следов, которые будут отображены на графе может завершившему способом путей: Вы   Может " отмечать и тянуться " исследование на граф, или Вы можете отмечать несколько исследований / генераторов и дополнять их всех к графу в отдельной операции, или для следов, требующих выражения следа, Вы можете должен против использования форма диалога, чтобы выбрать исследования и определять выражение.

The Simulation Process

Процесс Моделирования

Graph based simulations is Demand Driven. This means that the emphasis is on setting up generators, probes and graphs in order to determine what you want to measure, rather than on setting up the simulator and then running some kind of post processor in order to examine the results. Any parameters that are specific to a given simulation run are specified by either editing the explicit properties of the graph itself (e.g. the start and stop times for the simulation run) or by assigning additional properties to the graph (e.g. for a digital simulation, you can pass a 'randomise time delays' property to the simulator).

Граф основанные моделирования - Ведомый Запрос. Это означает, что акцент находится при установке генераторов, исследований и графов, чтобы определяют то, что Вы хотите измерить, скорее чем при установке имитатора и затем выполнение некоторого почтового процессора, чтобы исследовать результаты. Любые параметры, которые являются специфическими к данному выполненному моделированию, определены или редактированием явных свойств графа непосредственно (например начало и останавливаются времена для выполненного моделирования) или, назначая дополнительные свойства к графу (например для цифрового моделирования, Вы можете проходить ', рандомизируют свойство запаздываний к имитатору).

So what happens once you have initiated a simulation? In brief, the action proceeds through the following steps:

Так, что случается как только Вы инициализировали моделирование? Короче говоря, действие продолжает через следующие шаги:

•	Netlist generation - this is the usual process of tracing wires from pin to pin, and producing a list of components and a list of pin to pin connection groups, or nets. In addition, any components in the design that are to be simulated by model files are replaced by the components contained in these files.

• 	   Netlist генерирование - это - обычный процесс рассмотрения проводов от штырька до штырька, и создания списка компонентов и списка штырька к группам подключений штырьков, или сетям. Кроме того, любые компоненты в проекте, которые должны моделироваться образцовыми файлами, заменены компонентами, содержащимися в этих файлах.

•	Partitioning - ISIS then looks at the points you where you have placed probes and traces back from these to where you have injected signals. This analysis results in the establishment of one or more partitions that may need to be simulated and the order in which they must be simulated. As each partition is simulated, the results are stored in a new partition file.

• 	   Выделение разделов - ISIS тогда смотрит на точки Вы, где Вы поместили исследования и следы назад от них до того, где Вы ввели сигналы. Этот анализ приводит к учреждению одних или большему количеству разделов, которые могут были должны моделироваться и порядок, в котором они должны моделироваться. Поскольку каждый раздел моделируется, результаты сохранены в новом файле раздела .

•	Results Processing - Finally, ISIS accesses the partition files to build up the various traces on the graph. The graph is then re-displayed and can be maximized for measurement taking and so forth.

• 	   Обработка Результатов - Наконец, ISIS обращается к файлам раздела, чтобы создать различные следы на графе. Граф тогда восстановлен и может быть развернут для измерения, берущего и т.д.

If errors occur during any of these stages, then the details are written to the simulation log file. Some errors are fatal, and others are just warnings. In the case of fatal errors, the log file is displayed for immediate viewing. If only warnings have occurred then the graph is re-displayed and you are offered the choice of viewing the log if you want to. Most errors relate either to badly drawn circuits (which cannot, for one reason or another, be mathematically solved), or to the omission or incorrect linking of model files.

Если ошибки происходят в течение любой из этих стадий, то подробности написаны журналу моделирования. Некоторые ошибки фатальны, и другие - только предупреждения. В случае фатальных ошибок, журнал отображен для непосредственного просмотра. Если только предупреждения произошли, тогда граф восстановлен, и Вам предлагают выбор просмотра файла регистрации, если Вы хотите к. Большинство ошибок имеет отношение или с ужасно тянувшими схемами (который, по одной причине или другому, не может быть математически решен), или к вычеркиванию или неправильному соединению образцовых файлов.


GRAPH OBJECTS
GRAPH BASED SIMULATION

ГРАФ ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

GRAPH OBJECTS

ГРАФ OBJECTS

Overview

Краткий обзор

A graph is an object that can be placed on to the design. The purpose of a graph is to control a particular simulation and display the results of that simulation. The type of analysis type performed by the simulation is determined by the type of the graph placed. The part of the design that is simulated and the data that is displayed on the graph is determined by the probe and generator objects that have been added  to the graph.

Граф - объект, который может быть помещен в к проекту. Цель графа к управлению специфическое моделирование и показывать результаты того моделирования. Тип типа анализа, выполненного моделированием определен типом помещенного графа. Часть проекта, который моделируется и данные, который отображен на графе, определена исследованием, и генератор возражает, что дополня   К графу.

The Current Graph

Текущий Граф

All graph-specific commands are on the Graph menu. The lower portion of this menu also contains a list of all the graphs in the design, with the current graph being marked by a small marker at the left of its name. The current graph is the last graph that was simulated or acted  upon by a command.

Все граф-специфические команды находятся на меню Graph. Более низкая часть этого меню также содержит список всех графов в проекте, с текущим графом, отмечаемым маленьким маркером налево от его имени. Текущий граф - последний граф, который моделировался или действовался   На командой.

Any command from the Graph menu can be invoked for a specific graph by pointing at the graph with the mouse and using the command's keyboard short-cut (shown on the menu to the right of the command). If the mouse pointer is not pointing at a graph, or if you select the command directly from the menu, the command is invoked for the current graph.

Любая команда от меню Graph может быть вызвана для специфического графа, указывая в графе с мышью и используя клавиатуру команды ярлык (показанный на меню направо от команды). Если указатель не указывает в графе, или если Вы выбираете команду непосредственно от меню, команда вызвана для текущего графа.

Placing Graphs

Размещение Графов

To place a graph:

Размещать граф:

1.	Obtain a list of graph types by selecting  the Gadget Mode icon and then the Graph icon. The list of graph types is displayed in the selector on the right hand side of the display.

1. 	  Получите список тип графа, выбирая   Значок Gadget Mode и затем значок Graph. Список тип графа отображен в селекторе по правую руку показывающегося.

2.	Select the type of graph you wish to place from the Object Selector.

2. 	  Выберите тип графа, который Вы желаете разместить от Объектного Селектора.

3.	Place the mouse in the Editing Window at the point you wish the top left corner of the graph to appear. Press down the left mouse button and drag the out a rectangle for the size of the graph you wish to place, then release the mouse button.

3. 	  Разместите мышь в Окно редактирования в точке, Вы желаете высшему левому углу графа, чтобы появиться. Прижмите левую кнопку мыши, и перетащите из прямоугольника для размера графа, Вы желаете занимать место(размещать), затем отвыпустить кнопку мыши.

Editing Graphs

Редактирование Графов

All graphs can be moved, resized or edited to change their properties using the standard ISIS editing techniques.

Все графы могут быть перемещены, изменен или отредактирован, чтобы изменить их свойства, используя стандарт ISIS методики редактирования.

The properties of a graph are changed via its Edit... dialogue form invoked as  for any object in ISIS by either first tagging it and then clicking the left mouse button on it, or by pointing at it with mouse and pressing CTRL+'E' on the keyboard.

Свойства графа изменены через его Редактирование ... форма диалога, вызванная как   Для любого объекта в ISIS или сначала маркировка этого и затем щелчок левой кнопки мыши на этом, или, указывая в этом с мышью и нажимая CTRL +'E ' на клавиатуре.

Adding Traces To A Graph

Добавление Следов К Графу

Each graph displays one or more traces. Each trace normally displays the data associated with a single generator or probe. However, for analogue and mixed graph types it is possible to set up a single trace to display the data from between one and four probes combined by a mathematical formula which we call a trace expression.

Каждый граф показывает один или большее количество следов. Каждый след нормально показывает данные, связанные с отдельным генератором или исследованием. Однако, для аналоговых и смешанных тип графа возможно установить отдельный след, чтобы показать данные от между одними и четырьмя исследованиями, объединенными математической формулой, которой мы вызываем выражение следа.

Each trace has a label that is displayed alongside the y-axis to which the trace is assigned. Some graph types have only one y-axis and there is no option to assign the trace to a particular y-axis. By default, the name of a new trace is the same as the name of the probe (or the first probe in the trace's expression) - this can be changed by editing the trace.

Каждый след имеет метку, которая отображена рядом с осью Y, на которую след назначен. Некоторые типы графа имеют только одну ось Y и не имеется никакой опции, чтобы назначить след на специфическую ось Y. По умолчанию, имя нового следа - тот же самый как имя исследования (или первое исследование в выражении следа) - это может быть изменено, редактируя след.

Traces can be defined in one of three ways:

Следы могут быть определены в одном из трех путей:

•	Dragging and dropping an individual generator or probe on to the relevant graph.

• 	   Перетаскивание индивидуальный генератор или исследование на к уместному графу.

•	Tagging a selection of probes and using the Quick Add feature of the Add Trace command.

• 	   Маркировка выбора исследований и при использовании Быстрого Дополняет Особенность команды Add Trace.

•	Using the Add Trace command's dialogue form.

• 	   Использование Дополняющегося Следа Форма диалога команды.

The first two methods are quick to use but limit you to adding a new trace for each generator or probe assigned to the graph. The third method is somewhat more involved but gives greater control over the type of trace added to the graph. In particular, traces that require trace expressions must be added to the graph via the Add Trace command's dialogue form.

Первые два метода быстры чтобы использовать, но ограничивают Вас добавлением нового следа для каждого генератора или исследуют назначенный на граф. Третий метод несколько больше включен, но дает больший контроль над типом следа, дополнял к графу. В частности следы, которые требуют выражений следа, должны дополняем к графу через форму диалога команды Add Trace.

To drag-and-drop a probe or generator on to a graph:

К перетащи-и-опусти исследование или генератор на к графу:

1.	Tag the generator or probe you wish to add to a graph using the right mouse button.

1. 	  Отметьте генератор, или исследуйте Вас, желают дополнять к графу, используя правую кнопку мыши.

2.	Click and hold down the left mouse button on the generator or probe and drag the probe over to the graph and release the mouse button.

2. 	  Щелкните и удержите левую кнопку мыши на генераторе, или исследуйте, и перетащите исследование к графу, и отвыпустите кнопку мыши.

A new trace is created and added to the graph; the new trace displays the data associated with the individual probe/generator. Note that any existing traces may be shrunk in order to accommodate the new trace.

Новый след создан и дополняется к графу; новый след показывает данные, связанные с индивидуальным исследованием / генератором. Примечание, что любые существующие следы могут быть сокращены, чтобы приспособить новый след.

For graphs with two y-axes, releasing the probe or generator on left or right half of the graph assigns the new trace to the respective axis. Furthermore, for the mixed analogue and digital transient analysis graph type, releasing the generator or probe over existing digital or analogue traces creates a new trace of the respective type (the first probe or generator released on a mixed graph type is always creates an analogue trace).

Для графов с двумя y-осями, отвыпуская исследование или генератор на левой или правой половине графа назначает новый след на соответствующую ось. Кроме того, для смешанного аналогового и цифрового типа графа анализа переходных процессов, отвыпуская генератор или исследование по существующим цифровым или аналоговым следам создает новый след соответствующего типа (первое исследование, или генератор, отвыпущенный на смешанном типе графа - всегда создает аналоговый след).

To quick-add several generators or probes to a graph:

Быстрый - дополнять несколько генераторов или исследования к графу:

1.	Ensure the graph you wish to add the generators or probes is the current graph. The current graph is the graph whose title is shown selected on the Graph menu.

1. 	  Обеспечьте граф, Вы желаете дополнять генераторы, или исследования - текущий граф. Текущий граф - граф, чей заголовок показывается выбранным на меню Graph.

2.	Tag each generator or probe you want to add to the graph.

2. 	  Отметьте каждый генератор, или исследуйте Вас, хотят дополнять к графу.

3.	Select the Add Trace command on the Graph menu. As a result of the tagged probes and generators, the command first displays a Quick add  tagged probes? prompt.

3. 	  Выберите команду Add Trace на меню Graph. В результате отмеченных исследований и генераторов, команда сначала показывает Быстрый, дополняют   Отмеченные исследования? Подсказка.

4.	Select the Yes button to add the tagged generators and probes to the current graph.

4. 	  Выберите кнопку Yes, чтобы дополнять отмеченные генераторы и исследования к текущему графу.

A new trace is created for each tagged generator or probe and is added to the graph in alphabetical order; each new trace displays the data associated with its associated individual generator or probe. Traces are always assigned to the left y-axis for graph types that support two axes.

Новый след создан для каждого отмеченного генератора или исследования и дополня к графу в алфавитном порядке; каждый новый след показывает данные, связанные с его связанным индивидуальным генератором или исследованием. Следы всегда назначаются на левую ось Y для тип графа та поддержка две оси.

The Add Trace Command Dialogue Form

Дополняющаяся Форма Диалога Команды Следа

Assuming you are not performing Quick Add, the Add Trace command will display an Add Trace dialogue form (each graph type has slight variations). This form allows you to select the name of the new trace, its type (analogue, digital, etc.), the y-axis (left or right) to which it is to be added, up to four generator or probes whose data it is to use, and an expression that combines the data of the selected generators and probes.

Предположение Вас не выполняет Быстрый, дополняют, команда Add Trace покажет Дополняющуюся форму диалога Следа (каждый тип графа имеет небольшие разновидности). Эта форма позволяет Вам выбирать имя нового следа, его тип (аналог, цифровой, и т.д.), ось Y (левый или правый) к которому это должно дополняться, до четырех генератора или исследований чей данные, которыми это является чтобы использовать, и выражение, которое объединяет данные выбранных генераторов и исследований.

To add a trace to a graph using the Add Trace command

Дополнять след к графу, используя команду Add Trace

1.	Invoke the Add Trace command on the Graph menu against the graph to which you want to a new trace.

1. 	  Вызовите команду Add Trace на меню Graph сначала граф, к которому Вы хотите к новому следу.

If there are any tagged probes or generators, a Quick add  tagged probes? prompt will be presented. Respond by selecting the No button.

    Если имеются любые отмеченные исследования, или генераторы, Быстрый дополняют   Отмеченные исследования? Подсказка будет представлена. Ответьте, выбирая кнопку No.

The Add Transient Trace dialogue form is displayed.

    Дополняющаяся Переходная форма диалога Следа отображена.

2.	Select the type of trace you wish to add to the graph by selecting the appropriate Trace Type button. Only those trace types applicable to the graph are enabled.

2. 	  Выберите тип следа, который Вы желаете дополнять к графу, выбирая соответствующую кнопку Trace Type. Только те типы следа, применимые к графу разрешены.

3.	Select the y-axis to which the new trace is to be added. Only those axes applicable to the graph and trace type selected are enabled.

3. 	  Выберите ось Y, к которой новый след должен дополняться. Только те оси, применимые к графу и выбранному типу следа разрешены.

4.	Select one of the Selected Probes buttons P1 through to P4, and then select a probe or generator from the Probes list box to be assigned to the selected trace probe. The name of the selected generator or probe will appear alongside the Selected Probes button and the Selected Probe name (P1 through P4) will appear in the Expression field if it is not already present.

4. 	 Выберите один из кнопок P1 Selected Probes через к P4, и затем выберите исследование или генератор от списка Probes, который будет назначен на выбранное исследование следа. Имя выбранного генератора или исследования появится рядом с кнопкой Selected Probes, и Выбранное имя Исследования (P1 через P4) появится в поле Expression, если это не уже представлено.

If a trace expression is not allowed, only the P1 trace will be enabled - and the new trace will display the data associated with the P1 probe selected.

    Если выражение следа не позволяется, только след P1 будет разрешен - и новый след покажет данные, связанные с выбранным исследованием P1.

5.	Repeat steps [3] & [4] until you have selected all the generators or probes you require for the trace.

5. 	  Повторите шаги [3] и [4], пока Вы не выбрали все генераторы, или исследования Вы требуете для следа.

6.	Enter the trace expression in the Expression field. Within the expression, the selected probes should be represented by the names P1, P2, P3 and P4 which correspond to the probes selected alongside the P1, P2, P3 and P4 buttons respectively.

6. 	  Введите выражение следа в поле Expression. В пределах выражения, выбранные исследования должны быть представлены именами P1, P2, P3 и P4, которые соответствуют исследованиям, выбранным рядом P1 , P2 , P3 И P4 Кнопки соответственно.

If the trace type selected does not support a trace expression the contents of the Expression field will be ignored.

    Если выбранный тип следа не поддерживает выражение следа, содержимое поля Expression будет игнорироваться.

7.	Select the OK button to add the new trace to the graph.

7. 	  Выберите кнопку OK, чтобы дополнять новый след к графу.

Editing Graph Traces

Редактирование Следов Графа

An individual trace on a graph can be edited to change its name or expression.

Индивидуальный след на графе может быть отредактирован, чтобы изменить его имя или выражение.

To tag, edit and untag a graph trace:

Отмечать, редактировать и неотмечать след графа:

1.	Ensure the graph displaying the trace to be edited is not tagged.

1. 	  Обеспечьте граф, отображающий след, который будет отредактирован не отмечен.

2.	Tag the trace by clicking the right mouse button on the trace's name. A tagged trace displays its name highlighted.

2. 	  Отметьте след, щелкая правую кнопку мыши на имени следа. Отмеченный след показывает его высвеченное имя.

3.	Click the left mouse button on the trace's name. The trace displays its Edit Graph Trace dialogue form.

3. 	  Щелкните левую кнопку мыши на имени следа. След показывает его форму диалога Следа Графа Редактирования.

4.	Edit the trace's name or expression as required. For a trace type that does not support trace expressions any changes to the Expression field will be ignored.

4. 	  Редактируйте имя следа или выражение как требуется. Для типа следа, который не поддерживает выражения следа, любое изменение к полю Expression будет игнорироваться.

5. 	Select the OK button to accept the changes.

5. 	 Выберите кнопку OK, чтобы принять изменение.

6.	Untag the trace by clicking the right mouse button over the graph, but not over any trace names.

6. 	  Неотметьте след, щелкая правую кнопку мыши по графу, но не по любым именам следа.

Changing the Order and/or Colour of Graph Traces

Изменение Порядка и-или Цвета Следов Графа

The order of the traces on a graph can be adjusted by dragging the labels with the left mouse button. The trace can be tagged or otherwise, as you wish.

Порядок следов на графе может быть откорректирован, перемещая метки с левой кнопкой мыши. След может быть отмечен или иначе, как Вы желаете.

•	For digital traces the purpose of moving them is simply that of obtaining a particular stacking sequence on the graph.

• 	   Для цифровых следов цель перемещения их - просто таковой получения частности, располагающей в стеке последовательность на графе.

•	For an analogue graph, you can both drag the traces from the left to right axis and back. You can also change the colour assignments, which are made on the basis of the stack order, by shuffling the vertical stacking order.

• 	   Для аналогового графа, Вы можете оба перетаскивать следы слева к правой оси и назад. Вы можете также изменять цветовые назначения, которые сделаны на основе порядка стека, перетасовывая вертикальный порядок накопления.

The actual colours assigned to the sequence positions can be re-configured by maximising a graph (any one will do) and then using the Set Graph Colours command on the Template  menu.

    Фактические цвета, назначенные на позиции последовательности могут быть реконфигурированы, максимизируя граф (любой будет делать) и затем использование Цветов Графа Набора Команда на Шаблоне   Меню.


THE SIMULATION PROCESS
GRAPH BASED SIMULATION

ГРАФ ОСНОВАННОЕ МОДЕЛИРОВАНИЕ

THE SIMULATION PROCESS

ПРОЦЕСС МОДЕЛИРОВАНИЯ

Demand Driven Simulation

Требуйте Ведомое Моделирование

When we designed Proteus, one of our major goals was to make the use of simulation software much more intuitive than it has previously been. Much of the problem with previous simulation packages stems from the fact that number crunching parts were written first and other aspects such as displaying the results graphically were added on later, almost as an afterthought. This tends to result in a fragmented way of working in which you run one program to draw the schematic, another to actually simulate the circuit, and yet another to display the results.

Когда мы разработали Proteus, один из наших главных целей должен был делать использование из программного обеспечения моделирования, намного более интуитивным чем это, предварительно был. Многое из проблемы с предыдущими основами пакетов моделирования от факта, что части перемалывания чисел были написаны сначала и другие аспекты типа отображения результатов графически, дополнял на позже, почти машинально. Это имеет тенденцию приводить к фрагментированному пути работы, в которой Вы выполняете одну программу, чтобы тянуть схемное решение, другой, чтобы фактически моделировать схему, и все же другой, чтобы показать результаты.

Proteus is very different in that, having drawn the circuit, you start by answering the question of what you want to see by means of placing and setting up a graph. This graph then persists until you delete it, and each time you want to see the effect of a change to the circuit, you just update the graph by pointing at it and pressing the space-bar. We call this Demand Driven Simulation since ISIS must work out from the graph what actually requires simulating, rather than you having to do it textually. Furthermore, you can place several graphs which perform different experiments with each one 'remembering' a different setup for the simulators.

Proteus очень различен в этом, тянущий схему, Вы стартуете, отвечая, вопрос что Вы хотите смотреть посредством размещения и установки графа. Этот граф тогда сохраняется, пока Вы не удаляете это, и каждый раз Вы хотите смотреть эффект изменения к схеме, Вы только модифицируете граф, указывая в этом и нажимая интервал. Мы вызываем этот Запрос, ведомое Моделирование с тех пор ISIS должно разработать от графа, что фактически требует моделирования, скорее чем Вы имеющий необходимость делать это текстово. Кроме того, Вы можете размещать несколько графов, которые исполняют различные эксперименты с каждым одним 'запоминанием' различная установка для имитаторов.

The most important benefit of all comes from the fact that a given graph defines a set of points of interest in the design by virtue of the probes that have been assigned to its traces. ISIS is then able to use this information to figure out which parts of the design actually need to be simulated, rather than you having to calve the design up manually. It follows that a complete design, ready for PCB layout, can be simulated without massive editing, even if you only want to simulate particular parts of it.

Наиболее важная выгода все исходит из факта, что данный граф определяет набор точек, представляющих интерес в проекте на основании исследований, которые были назначены на его следы. ISIS тогда способен чтобы использовать эта информация, чтобы выяснить, который части проекта фактически должны моделироваться, скорее чем Вы имеющий необходимость родить детеныша проект вручную. Из этого следует, что завершенный проект, готовый к размещению PCB, может моделироваться без массивного редактирования, даже если Вы только хотите моделировать специфические части этого.

A further benefit arises from the fact that there is no risk of forgetting to undo modifications made for simulation purposes because there are none to undo; the probe and generator gadgets that you do place are ignored when generating netlists for PCB layout.

Дальнейшая выгода является результатом факта, что не имеется никакого риска упущения, чтобы отменить модификации, сделанные для целей моделирования, потому что не имеется ни одного, чтобы отменить; исследование и устройства генератора, которые Вы размещаете, игнорируются при производстве netlists для размещения PCB.

Executing Simulations

Выполнение Моделирований

Once a graph has been placed with probes and generators assigned to it, you can initiate a simulation by pointing at the graph and pressing the space-bar. ISIS then determines which parts of the design need to be simulated in order to update the graph, runs the simulations, and displays the new data.

Как только граф был помещен с исследованиями и генераторами, назначенными на это, Вы можете инициализировать моделирование, указывая в графе и нажимая интервал. ISIS тогда определяет, который части проекта должны моделироваться, чтобы модифицировать граф, выполняет моделирования, и показывает новые данные.

Throughout the simulation process, a simulation log is maintained. In general, the log contains little of interest.  However, if simulation errors occur, or you have requested the simulation netlist to be logged (see Editing Graphs  on editing graphs for how to do this) or the analysis type results in data that is not amenable to graphical display (e.g. an analogue Noise analysis) then you will need to view the log at the end of the simulation run.

В течение процесса моделирования, файл регистрации моделирования поддержан. Вообще, файл регистрации содержит немного представляющий интерес.   Однако, если ошибки моделирования происходят, или Вы просили моделирование netlist быть зарегистрированными (см. Редактирование Графов   При редактировании графов для того, как делать это) или тип анализа приводит к данным, который не подсуден(поддающийся) к графическому, показывают (например аналоговый Шумовой анализ) тогда Вы будете должны рассмотреть файл регистрации в конце выполненного моделирования.

To update a graph and view the simulation log:

Модифицировать граф и рассматривать файл регистрации моделирования:

1. 	Either ensure the graph you want to update is the current graph and then select the Simulate command form the Graph menu, or, place the mouse pointer over the graph you wish to update and press the space bar.

1. 	 Или обеспечьте граф, который Вы хотите модифицировать - текущий граф и затем выбирать команду Simulate, формируют меню Graph, или, размещают указатель поверх графа, Вы желаете модифицировать и нажать клавишу "пробел".

2.	At the end of the simulation, if errors have occurred, you will be prompted to Load partial results? If you reply YES simulation data is loaded up to the time of the error and displayed on the graph. If you reply NO the simulation log is displayed in a pop-up text viewer window.

2. 	  В конце моделирования, если ошибки произошли, Вы будете запрошены к Загрузке частичные результаты? Если Вы отвечаете ДА, данные моделирования загружены до времени ошибки и отображены на графе. Если Вы не отвечаете НИКАКОМУ, файл регистрации моделирования отображен в текстовом окне просмотрщика с поднятием.

If no errors occurred, or if you selected YES above, you can still view the simulation log by either selecting the View Log command from the Graph menu or by using its keyboard short-cut, CTRL+V.

Если никакие ошибки не произошли, или если Вы выбрали ДА выше, Вы можете все еще рассматривать файл регистрации моделирования или выбором команды View Log от меню Graph или, используя его клавиатуру ярлык, CTRL+V.

What Happens When You Press the Space-Bar

Что Случается, когда Вы Нажимаете Интервал

When you update a graph, either using the Simulate command on the Graph menu or its space-bar keyboard short-cut - a great deal of analysis and processing occurs over and above the actual analogue or digital analyses themselves. We now outline in brief various steps in this process:

Когда Вы модифицируете граф, или использование команды Simulate на меню Graph или его клавиатуре интервала ярлык - много анализа и обработки происходят свыше фактического аналога или цифровых исследований непосредственно. Мы теперь выделяем в кратких различных шагах в этот процесс:

•	Netlist compilation - this is the usual process of tracing wires from pin to pin, and producing a list of components and a list of pin to pin connection groups, or nets. The resulting netlist is held in memory at this stage.

• 	   Netlist трансляция - это - обычный процесс рассмотрения проводов от штырька до штырька, и создания списка компонентов и списка штырька к группам подключений штырьков, или сетям. Заканчивающийся netlist удержан в памяти в этой стадии.

•	Netlist linking - some components are modelled using sub-netlists or model files which are generally kept in the directory specified by the Module Path field of the Set Paths command's dialogue form. Many models are supplied with Proteus and you can, of course, create your own as well. You can think of a model as being a child sheet of a hierarchical design in which the parent object is the component to be modelled.

• 	   Netlist соединение - некоторые компоненты оформлены, используя sub-netlists или образцовые файлы Которые вообще сохраняются в каталоге, указанном полем Module Path формы диалога команды Set Paths. Много моделей поставлены Proteus, и Вы можете, конечно, создавать ваш собственный также. Вы можете думать о модели как являющийся дочерней картой иерархического проекта, в котором родительский объект является компонентом, который будет оформлен.

Each time a component modelled in this way is encountered, the original part is removed from the netlist and replaced by the contents of the model file, with the inputs and outputs of the model connected in where the original component's pins were.

    Каждый раз с компонентом, оформленным таким образом сталкиваются, первоначальная часть удалена из netlist и заменена содержимым образцового файла, со вводами и выводами модели, связанной в том, где штырьки первоначального компонента были.

At the end of this process, every component left in the netlist should have a PRIMITIVE property, which means that it can be directly simulated by PROSPICE.

    В конце этого процесса, каждый компонент, левый в netlist должен иметь a PRIMITIVE Свойство, что означает что это может непосредственно моделироваться PROSPICE.

•	Partitioning - ISIS then looks at the points you where you have placed probes and traces back from these to where you have injected signals. A signal is deemed to be injected by any of: a power rail, a generator with its Isolate Before flag set or tape output. This analysis results in the establishment of one or more partitions that may need to be simulated.

• 	   Выделение разделов - ISIS тогда смотрит на точки Вы, где Вы поместили исследования и следы назад от них до того, где Вы ввели сигналы. Сигнал, как считают, будет введен любым из: мощная шина, генератор с его, чтобы изолировать Прежде Набор флажков или вывод ленты. Этот анализ приводит к учреждению одних или большему количеству разделов, которые могут были должны моделироваться.

Further analysis then works out the order in which they must be simulated. For example, if partition A has an output that connects to an input of partition B then clearly A must be simulated first. If it turns out that B has an output driving A as well, then all is lost - it is up to you to use tape objects in such a way that cyclic dependencies do not occur.

    Дальнейший анализ тогда работает из порядка, в котором они должны моделироваться. Например, если раздел имеет вывод, который соединяется со вводом раздела B тогда ясно, должен моделироваться сначала. Если оказано, что B имеет вывод, ведущий также, то все потеряно - это - до Вы, чтобы использовать записывают на пленку объекты таким способом, что циклические зависимости не происходят.

Yet more analysis then establishes whether there are any existing results in the directory specified by the Results Path field (as set by the Set Paths command on the System menu) that relate to identical simulation runs for any of the current set of partitions. If there are, and if the partition concerned is not driven by a partition which is itself being re-simulated, then ISIS does not bother re-simulating the partition, but uses the existing results instead. It follows that if you are working on the back end of a design, there is no need to keep re-simulating the front end.

    Все же большее количество анализа тогда устанавливает, имеется ли любой существующий, приводит к каталогу, указанному полем Results Path (как установлено командой Set Paths на Системном меню) которые касаются идентичного моделирования, выполняет для любого текущего набора разделов. Если имеется, и если обеспокоенный раздел не ведется разделом, который самостоятельно заново моделируется, то ISIS не беспокоит заново моделирование раздела, но использует существующие результаты вместо этого. Из этого следует, что, если Вы работаете над задней частью проекта, не имеется никакой потребности продолжить заново моделировать внешний интерфейс.

You will appreciate that this part of the system is extremely clever!

    Вы оцените, что эта часть системы чрезвычайно умна!

•	Simulator Invocation - ISIS now invokes PROSPICE on each partition in turn to carry out the actual simulation.

• 	   Обращение Имитатора - ISIS теперь вызывает PROSPICE на каждый раздел в свою очередь, чтобы выполнить фактическое моделирование.

Each simulator invocation results in a new partition file, and progress information is also added to the simulation log which is maintained throughout the entire simulation process.

    Каждое обращение имитатора приводит к новому файлу раздела, и информация прогресса также дополнять к файлу регистрации моделирования, который поддержан в течение полного процесса моделирования.

•	Results Processing - Finally, ISIS accesses the partition files to build up the various traces on the graph. The graph is then re-displayed and can be maximised for measurement taking and so forth.

• 	   Обработка Результатов - Наконец, ISIS обращается к файлам раздела, чтобы создать различные следы на графе. Граф тогда восстановлен и может максимизироваться для измерения, берущего и т.д.

If errors occur during any of these stages then the details are written to the simulation log. Some errors are fatal, and others are just warnings. In the case of fatal errors, the simulation log is displayed for immediate viewing. If only warnings have occurred then the graph is re-displayed and you are offered the choice of viewing the simulation log if you want to. Most errors relate either to badly drawn circuits (which cannot, for one reason or another, be mathematically solved), or to the omission or incorrect linking of model files.

Если ошибки происходят в течение любой из этих стадий, тогда подробности написаны файлу регистрации моделирования. Некоторые ошибки фатальны, и другие - только предупреждения. В случае фатальных ошибок, файл регистрации моделирования отображен для непосредственного просмотра. Если только предупреждения произошли, тогда граф восстановлен, и Вам предлагают выбор просмотра файла регистрации моделирования, если Вы хотите к. Большинство ошибок имеет отношение или с ужасно тянувшими схемами (который, по одной причине или другому, не может быть математически решен), или к вычеркиванию или неправильному соединению образцовых файлов.


INTRODUCTION
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

INTRODUCTION

ВВЕДЕНИЕ

There are thirteen types of graph available; each one displays the results of  a different type of circuit analysis supported by PROSPICE:

Имеются тринадцать тип графа доступный; каждый один показывает результаты   Различный тип схемотехнического анализа, поддержанного PROSPICE:

Analogue	Plots voltages, and/or  currents against time, much like an oscilloscope. Additionally, expressions involving several probed values can be plotted - for example, a current can be multiplied by a voltage to give a plot of instantaneous power.

?????? 	 Напряжения Графиков, и-или   Токи сначала время, много подобно осциллографу. Дополнительно, выражения, включающие несколько исследованных значений можно составлять график - например, ток может быть умножен на напряжение, чтобы дать график мгновенной силы.

This mode of analysis is often referred to as Transient Analysis.

 Этот режим анализа часто упоминается как Анализ переходных процессов.

Digital	Plots logic levels against time, much like a logic analyser. Traces can represent single data bits or the binary value of a bus.

Цифровой 	 Уровни логики Графиков сначала время, много подобно логическому анализатору. Следы могут представлять отдельные информационные разряды или двоичное значение шины.

Digital graphs are computed using Event Driven Simulation.

 Цифровые графы вычислены, используя Событие Ведомое Моделирование.

Mixed Mode	Combines both analogue and digital signals on the same graph.

Смешанный Режим 	 Объединяет, и аналог и цифровые сигналы на том же самом графе.

Frequency	Plots small signal voltage or current gains against frequency. This is also known as a Bode plot, and both magnitude and phase can be displayed. In addition, with the use of Trace Expressions you can produce input and output impedance plots.

Частота 	 Графики маленькое напряжение сигнала или коэффициенты усиления по току сначала частота. Это также известно как Предвещающийся график, и и величина, и стадия может быть отображена. Кроме того, с использованием Выражений Следа Вы можете производить графики полного сопротивления ввода и вывода.

Note that plotted values are gains referenced to a specified input generator.

 Примечание, которое составило график значений - прибыль(достижения), упомянутая на указанный входной генератор.

DC Sweep	Steady state operating point voltages or currents against a sweep variable. As with Analogue analysis, expressions combining several probed values can also be plotted.

Зачистка DC 	 Установившееся состояние, использующее напряжения точки или токи сначала переменная зачистки. Как с Аналоговым анализом, выражения, объединяющие несколько исследованных значений можно также составлять график.

AC Sweep	Creates a family of frequency plots with one response for each value of the sweep variable.

Зачистка AC 	 Создает семейство частотных графиков с одним ответом для каждого значения переменной зачистки.

Transfer	Plots characteristic curves or curve families by sweeping the value of one or two input generators and plotting steady state voltages and currents. The value of the first generator variable is plotted on the x-axis; a separate curve is produced for each value of the second variable.

Передача 	 Кривые характеристики Графиков или семейства кривой, охватывая значение одних или двух входных генераторов и составляя график напряжений установившегося состояния и токов. Значение первой переменной генератора составляете график на оси X; отдельная кривая произведена для каждого значения второй переменной.

Noise	Input or Output Noise voltages against frequency. Also produces a listing of individual noise contributions.

Шум 	 Входные или Выходные Шумовые напряжения сначала частота. Также производит распечатку индивидуальных шумовых содействий.

Distortion	Plots the level of 2nd and 3rd harmonic distortion against frequency. Can also be used to plot intermodulation distortion.

Искажение 	 Графики уровень 2-ого и 3-ьего гармонического искажения сначала частота. Может также Быть используемые к графические перекрестные искажения.

Fourier	Shows the harmonic content of a transient analysis. This is much like connecting a spectrum analyser in place of an oscilloscope.

Фурье 	 Покажите гармоническое содержание анализа переходных процессов. Это - много подобно соединению анализатора спектра на месте осциллографа.

Audio	Performs a transient analysis and then plays the result through your sound card. Can also generate Windows WAV files from circuit output.

Аудио 	 Исполняет анализ переходных процессов и затем запускает результат через вашу звуковую плату. Может также генерировать Windows WAV файлы от вывода схемы.

Interactive	Performs an interactive simulation, and displays the results on a graph. This analysis type lets you combine the advantages of interactive and graph based simulation.

Интерактивный 	 Исполняет интерактивное моделирование, и показывает результаты на графе. Этот тип анализа позволяет Вам объединять преимущества интерактивных и граф основанное моделирование.

Conformance	Performs a digital simulation and then compares the results against a set of results stored form a previous run. This is especially relevant in creating software test suites for micro-controller based applications.

Соответствие 	 Исполняет цифровое моделирование и затем сравнивает результаты сначала набор результатов сохраненная форма предыдущий выполненный. Это особенно уместно в создании программных испытательных наборов программ для микроконтроллера основанные прикладные программы.

In addition, all types of analysis start by computing the operating point - i.e. the initial values of all node voltages, branch currents and state variables as at time 0. Information regarding the operating point is available from within ISIS via a point and shoot interface.

Кроме того, все типы начала анализа, вычисляя операционную точку - то есть начальные значения всех напряжений узла, токов ветви и фазовых переменных как во время 0. Информация относительно операционной точки доступна изнутри ISIS через точку и стрелять интерфейс.


Analogue Transient Analysis
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

ANALOGUE TRANSIENT ANALYSIS

АНАЛОГОВЫЙ АНАЛИЗ ПЕРЕХОДНЫХ ПРОЦЕССОВ

Overview

Краткий обзор

This graph type represents what you might expect to see on an oscilloscope. The x-axis shows the advance of time, whilst the y-axis displays voltage or current. We often refer to this type of analysis as Transient Analysis because it takes place in the time domain.

Этот тип графа представляет то, что Вы могли бы ожидать смотреть на осциллографе. Ось X показывает усовершенствование времени, пока ось Y показывает напряжение или ток. Мы часто обращаемся к этому типу анализа как Анализ переходных процессов, потому что это имеет место в время домен.

Transient analysis is perhaps the most commonly used form of analysis. Everything that you would measure with an oscilloscope on a real prototype can be measured on an analogue graph. It can be used to check that the circuit operates in the expected manner, to take quick measurements of gain, to assess visually the way in which a signal is distorted, to measure the current flowing from the supply or through individual components, and so on.

Анализ переходных процессов - возможно обычно использованная форма анализа. Все, что Вы имели размеры бы с осциллографом на реальном прототипе, может быть измерено на аналоговом графе. Это может быть используемая к проверка, что схема работает ожидаемым способом, брать быстрые измерения увеличения, оценивать визуально путь, которым сигнал искажен, измерять ток, текущий от поставки или через индивидуальные компоненты, и так далее.

Method of computation

Метод вычисления

Technically speaking, this type of simulation can be referred to as Non-Linear Nodal Analysis, and is the form of computation used by all SPICE simulators. Considering a single point in time,  every component in the circuit is represented  as a combination of current sources and/or resistors. This arrangement can then be described as a set simultaneous equations using Ohms law and Kirchoff’s laws, and the equations solved by Gaussian Elimination. Each time the equations are solved, the values of the current sources and resistors are adjusted by laws built into the component models and the process is repeated until a stable set of values results.

С технической точки зрения, этот тип моделирования может быть упомянут как Нелинейный Центральный Анализ, и - форма вычисления, использованного всеми имитаторами SPICE. Рассмотрение отдельной точки вовремя,   Каждый компонент в схеме представлен   Как комбинация источников тока и-или резисторов. Это устройство может тогда быть описано как система уравнений набора, используя закон Омов и Kirchoff ’ S законы, и уравнения, решенные Гауссовом Устранением. Каждый раз уравнения решены, значения источников тока, и резисторы откорректированы в соответствии с законами, встраивал составляющие модели, и процесс повторен до устойчивого набора результатов значений.

For a simulation involving the advance of time there are two separate stages. The first task is to compute the operating point of the circuit - that is the voltages around the circuit at the very start of the simulation. This is then followed by considering the effect of advancing time on the circuit, and re-calculating the voltages at every step (iterating to convergence as described above). The size of each time increment is crucial to the stability of the calculations, and so PROSPICE will adjust it automatically within user defined limits. Circuits that are changing quickly, such as high switching speed line drivers, need smaller time steps and so require more effort to simulate than circuits that change more smoothly. The use of time step control and iterative solutions all adds up to a great deal of calculations, which can make transient analysis seem comparatively slow.

Для моделирования, включающего усовершенствование времени имеются две отдельных стадии. Первая задача состоит в том, чтобы вычислить операционную точку Из схемы - который является напряжениями вокруг схемы в самом начале моделирования. Это тогда сопровождается, рассматривая эффект продвигающегося времени на схеме, и заново за вычислением напряжений при каждом шаге (выполняющий итерации к сходимости как описано выше). Размер каждый раз приращения критический к стабильности вычислений, и так что PROSPICE корректирует это автоматически в пределах определяемых пользователем пределов. Схемы, которые изменяются быстро, типа высоких драйверов строки быстродействия переключения, нуждаются в меньших шагах времени и так требуйте большего количества усилия, чтобы моделировать чем схемы что изменение более гладко. Использование управления шага времени и итерационных решений, все составляет в целом много вычислений, которые могут делать анализ переходных процессов, кажется сравнительно медленно.

Since the algorithm involves iteration, there is always a possibility that the solution will not converge. Most commonly this happens at the initial time-point, meaning that the simulator cannot establish a stable or unique set of values for the operating point. Occasionally, however, it can occur further into a simulation where the circuit behaviour at a particular time becomes highly unpredictable. PROSPICE implements a number of techniques to help avoid such problems, but it is not impossible to defeat. This said, being based on Berkeley SPICE3F5 it is as good as you are going to get.

Так как алгоритм включает итерацию, имеется всегда возможность, что решение не будет сходиться. Обычно это случается в начальной точке времени, означая, что имитатор не может устанавливать устойчивый или уникальный набор значений для операционной точки. Иногда, однако, это может происходить далее в моделирование, где поведение схемы в специфическое время становится высоко непредсказуемым. PROSPICE инсрумент ряд методов к помощи избегает таких проблем, но не невозможно нанести поражение. Это сказало, являющийся основанным на Berkeley SPICE3F5 это столь же хорош, как Вы переходите, чтобы догнать.

Using Analogue Graphs

Использование Аналоговых Графов

Analogue graphs may have either just the left y-axis, or both left and right y-axes. Probes can be placed on a particular axis in two ways:

Аналоговые графы могут иметь или только левую ось Y, или и левыми и правыми y-осями. Исследования могут быть помещены в специфическую ось двумя способами:

•	By tagging and dragging the probe to the appropriate side of the graph.

• 	   Отмечая и перемещая исследование к соответствующей стороне графа.

•	By using the Add Transient Trace dialogue form.

• 	   Используя Дополняющийся Переходный След Форма диалога.

•	See Adding Traces To A Graph  for more information about adding traces to graphs.

 См. Добавление Следов К Графу   Для получения дополнительной информации относительно добавления следов к графам.

It is often convenient to use the left and right y-axes to separate traces with different units. For example, if both voltage and current probes are displayed, then the left side can be used for voltage and the right side for current. It is possible to place a digital probe on an Analogue graph, but a Mixed graph is usually more appropriate.

Это часто удобно чтобы использовать левые и правые y-оси, чтобы отделить следы с различными юнитами. Например, если и напряжение и текущие исследования отображены, то левая сторона может быть использована для напряжения и правой стороны для тока. Возможно разместить цифровое исследование в Аналоговый граф, но Смешанный граф - обычно большее количество соответствующего.

To perform a transient analysis of an analogue circuit:

Исполнять анализ переходных процессов аналоговой схемы:

1.	Add generators as necessary around the circuit, to drive the circuit inputs.

1. 	  Дополняйте генераторы по мере необходимости вокруг схемы, вести вводы схемы.

•	See Placing Generators  for information on placing generators, and GENERATORS AND PROBES  for a discussion of the different types of analogue generators.

 См. Размещение Генераторов   Для информации относительно размещения генераторов, и GENERATORS AND ИССЛЕДУЕТ   Для обсуждения различных тип аналоговых генераторов.

2.	Place probes around the circuit at points of interest. These may be at points within the circuit, as well as obvious outputs.

2. 	  Место исследует вокруг схемы в точках, представляющих интерес. Они могут быть в точках в пределах схемы, также как очевидных выводов.

3.	Place an Analogue Graph.

3. 	  Разместите Аналоговый Граф.

4.	Add the probes (and generators, if desired) to the graph.

4. 	  Дополняйте исследования (и генераторы, если желательно) к графу.

5.	Edit the graph (point at it and press CTRL+'E', and set up the simulation stop time required, as well as labelling the graph and setting control properties if required.

5. 	  Редактируйте граф (точка в этом, и нажмите CTRL +'E ', и установите моделирование, останавливаются требуемое время, также как маркировка графа и установки свойств управления если требуется.

6. 	Start the simulation by either selecting the Simulate command on the Graph menu or pressing the space bar.

6. 	 Стартуйте моделирование или выбором команды Simulate на меню Graph или нажиме клавиши "пробел".

Defining Analogue Trace Expressions

Определение Аналога Прослеживает Выражения

You will normally want to add voltage and current probes to your graphs, to see the operation of a circuit. However, in an analogue transient analysis it is possible to create traces that are mathematical expressions based on probe values. For example, suppose a circuit output has both a voltage and current probe placed on it. By multiplying these values together, the output power at this point will be plotted.

Вы будете нормально хотеть дополнять напряжение и текущие исследования к вашим графам, смотреть операцию схемы. Однако, в аналоговом анализе переходных процессов возможно создать следы, которые являются математическими выражениями, основанными на значениях исследования. Например, предположите, что вывод схемы имеет, и напряжение и текущее исследование, помещенное в это. Умножаясь эти значения вместе, выходная мощность в этой точке будут составлять график.

To plot the output power:

К графику выходная мощность:

1.	Add a current probe and a voltage probe to the circuit output.

1. 	  Дополняйте текущее исследование и вольтметровый щуп к выводу схемы.

2.	Invoke the Add Transient Trace dialogue form (press CTRL+'A') for the graph.

2. 	  Вызовите Дополняющуюся Переходную форму диалога Следа (нажмите CTRL +'A ') для графа.

3.	Assign the voltage probe to P1.

3. 	  Назначите вольтметровый щуп на P1 .

4.	Assign the current probe to P2.

4. 	  Назначите текущее исследование на P2 .

5.	Alter the expression to read P1*P2.

5. 	  Измените выражение, чтобы читать P1*P2 .

6.	Click on the OK button.

6. 	  Щелкните на OK Кнопка.

7.	Press the space bar to invoke the simulation.

7. 	  Нажмите клавишу "пробел", чтобы вызвать моделирование.

•	See The Add Trace Command Dialogue Form  for a detailed description of the Add Transient Trace dialogue form.

• См. Дополняющаяся Форма Диалога Команды Следа   Для детального описания Дополняющейся Переходной формы диалога Следа.


DIGITAL TRANSIENT ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

DIGITAL TRANSIENT ANALYSIS

ЦИФРОВОЙ АНАЛИЗ ПЕРЕХОДНЫХ ПРОЦЕССОВ

Overview

Краткий обзор

Digital graphs display what you would normally expect to see on a logic analyser. The x-axis shows the advance of time whilst y axis shows a vertical stack of signals. These can be either single data bits, or a representation of the binary values carried by a bus.

Цифровые графы показывают то, что Вы нормально ожидали бы смотреть на логическом анализаторе. Ось X показывает усовершенствование времени, пока y ось показывает вертикальный стек сигналов. Они могут быть или отдельные информационные разряды, или представление двоичных значений, донесенных(доведенных,проведенных) шиной.

Method of Computation

Метод Вычисления

Digital transient analysis is computed using a technique know as Event Driven Simulation. This is different from analogue transient analysis in that processing only occurs when some element of the circuit changes state. In addition, only discrete logic levels are considered and this enables component functionality to be represented at a far higher level. For example, we can think of a counter in terms of a register value that increments by one each time it is clocked, rather than in terms of several hundred transistors. These make event driven simulation several orders of magnitude faster than analogue simulation of the same circuit..

Цифровой анализ переходных процессов вычислен, используя методику, знают как Событие Ведомое Моделирование. Это отличается от аналогового анализа переходных процессов в той обработке, только происходит когда некоторый элемент состояния изменения схемы. Кроме того, только дискретные логические уровни рассматриваются, и это позволяет составляющим функциональным возможностям быть представленным в далеком, выше выравниваются. Например, мы можем думать о счетчике в терминах значения регистра, которые приращения одним каждый раз это синхронизировано, скорее чем в терминах нескольких сотен транзисторов. Они делают событие ведомым моделированием несколькими заказами величины быстрее чем аналоговое моделирование той же самой схемы ..

The Boot Pass

Проход Начальной загрузки

The purpose of the boot pass is to define the initial states of all nets in the circuit, prior to the simulation proper. The boot pass is carried out as follows:

Цель прохода boot состоит в том, чтобы определить начальные состояния всех сетей в схеме, до надлежащего моделирования. Проход boot выполнен следующим образом:

•	All input pins connected to the VCC and/or VDD nets are deemed to be high.

• 	   Все входные штырьки, связанные с VCC и-или VDD сетями, как считают, являются высокими.

•	All input pins connected to the GND and/or VSS nets are deemed to be low.

• 	   Все входные штырьки, связанные с GND и-или VSS сетями, как считают, являются низкими.

•	All input pins connected to a net to which a generator is connected are to deemed to be at the same state as the INIT property of the generator.

• 	   Все входные штырьки, связанные с сетью, с которой генератор связан, должны к считает быть в том же самом состоянии как INIT Свойство генератора.

•	All remaining pins are deemed to be initially floating.

• 	   Все остающиеся штырьки, как считают, являются первоначально плавающими.

•	All models are requested (in no set order) to evaluate their inputs and set their output pins accordingly. As each output pin is set, the state of the net to which the pin connects is re-evaluated.

• 	   Все модели требуются (ни в каком порядке набора) чтобы вычислить их вводы и устан их выходные штырьки соответственно. Поскольку каждый выходной штырек установлен, состояние сети, с которой штырек соединяется, переоценен.

•	As nets change state, models connected to them are asked to re-evaluate their outputs. This process continues until a steady state is found.

• 	   Как состояние изменения сетей, модели, связанные с ними спрашивают переоценить их выводы. Этот процесс продолжается, пока установившееся состояние не найдено.

The Event Processing Loop

Событие, обрабатывающее Цикл

Following the boot pass, DSIM begins the simulation process proper. The simulation is carried out in a loop which passes repeatedly through the following two steps:

После прохода boot, DSIM начинает надлежащий процесс моделирования. Моделирование выполнено в цикле, который передает неоднократно через следующий два шага:

•	All the state change events for the current time are read off a queue and applied to the relevant nets. This process results in a new set of net states.

• 	   Все события изменения состояния в течение текущего времени чита, отключают очередь и прикладной к уместным сетям. Этот процесс приводит к новому набору сетевой состоянии.

•	Where a net changes state, all the models with input pins attached to the net are re-simulated. Where their outputs change state, this creates new events which are placed on the event queue.

• 	   Где сетевое состояние изменения, все модели со входными штырьками, приложенными к сети заново моделируется. Где их состояние изменения выводов, это создает новые события, которые помещены в очередь события.

Of course, different models will create events which fall due for processing at different times. The DSIM kernel thus has to order all the new events created at the end of each cycle round the loop.

Конечно, различные модели создадут события, которые наступят для обработки в разное время. DSIM ядро таким образом должно заказать все новые события, созданные в конце каждого цикла вокруг цикла.

It is also worth pointing out that our scheme quite happily supports models which have a zero time delay. In this context, events generated with the same time-code are processed in batches (one batch equals one trip round the loop), according to how they were generated.

Это также стоит указывать, что наша схема весьма счастливо поддерживает модели, которые имеют нулевое запаздывание. В этом контексте, события, сгенерированные с тем же самым кодом времени обработаны в пакетах (один пакет равняется одной экскурсии вокруг цикла), согласно тому, как они были сгенерированы.

Termination Conditions

Условия Завершения

Simulation stops when one of the following occurs:

Моделирование останавливается когда одно следующего, происходит:

•	The specified stop time is reached.

• 	   Указанный останавливаются, время достигнуто.

•	The event queue becomes empty. This means that the circuit has reached a permanently stable condition.

• 	   Очередь события становится пустой. Это означает, что схема достигла постоянно устойчивого условия.

•	A logic paradox with zero time delay occurs such that the current time ceases to advance, despite repeated cycles round the event processing loop.

• 	   Логический парадокс с нулевым запаздыванием происходит такой, что текущее время прекращает продвигаться, несмотря на повторные циклы вокруг события, обрабатывающего цикл.

•	A system error such as running out of event queue memory arises. This is unlikely to occur in normal use unless there is something unstable about your design, perhaps leading to a high frequency (e.g. 100MHz) oscillation somewhere.

• 	   Системная ошибка типа исчерпавшей памяти очереди события возникает. Это, вряд ли, произойдет в нормальном использовании, если не имеется кое-что непостоянное относительно вашего проекта, возможно ведя к высокой частоте (например 100MHz) колебание где-нибудь.

Using Digital Graphs

Использование Цифровых Графов

To perform a transient analysis of a digital circuit:

Исполнять анализ переходных процессов цифровой схемы:

1.	Add generators as necessary around the circuit, to drive the circuit inputs.

1. 	  Дополняйте генераторы по мере необходимости вокруг схемы, вести вводы схемы.

2.	Place probes around the circuit at points of interest. These may be at points within the circuit, as well as obvious outputs.

2. 	  Место исследует вокруг схемы в точках, представляющих интерес. Они могут быть в точках в пределах схемы, также как очевидных выводов.

3.	Place a Digital graph.

3. 	  Разместите Цифровой граф.

4.	Add the probes (and generators, if desired) to the graph.

4. 	  Дополняйте исследования (и генераторы, если желательно) к графу.

Only Digital generators should be used to generate digital signals - note in particular that the Pulse generator is intended for generating analogue pulses.

    Только Цифровые генераторы должны быть используемы к, генерируют цифровые сигналы - примечание в особенности, что генератор Импульса предназначен для производства аналоговых импульса.

Only voltage probes should be used for  probing digital nets - using current probes will force PROSPICE to perform a mixed mode simulation.

    Только вольтметровые щупы должны быть использованы для   При исследовании цифровых сетей - использование текущих исследований вынудит PROSPICE исполнять смешанное моделирование режима.

5.	Edit the graph and set up the simulation Stop Time required, as well as labelling the graph and setting control properties if required.

5. 	  Редактируйте граф, и установите моделирование, останавливаются требуемое Время, также как маркировка графа и установки свойств управления если требуется.

6.	Invoke the Simulate command on the Graph menu against the graph, or press the space-bar.

6. 	  Вызовите команду Simulate на меню Graph сначала граф, или нажмите интервал.

•	See THE SIMULATION PROCESS  for general information on how to simulate a graph.

 См. ПРОЦЕСС МОДЕЛИРОВАНИЯ   Для общей информации относительно того, как моделировать граф.

•	See Placing Generators  for information on placing generators and Placing Probes for information on placing probes.

 См. Размещение Генераторов   Для информации относительно размещения генераторов и Исследования Размещения Для информации относительно размещения исследований.

•	See Adding Traces To A Graph for more information about adding probes to graphs.

• См. Добавление Следов К Графу Для получения дополнительной информации относительно добавления исследований к графам.

How Digital Data is Displayed

Как Цифровые Данные отображены

Normal Traces

Нормальные Следы

All output values from the DSIM simulator engine is in terms of six digital states:

State Type	Keyword	Graphical Appearance
Strong High	SHI	High level in cyan.
Weak High	WHI	High level in blue.
Floating	FLT	Mid level in white.
Contention	CON	Mid level in yellow.
Weak Low	WLO	Low level in blue.
Strong Low	SLO	Low level in cyan.
You can thus determine the state of a trace at a particular time, either by looking at the colour and position of the trace line, or by maximising the graph, positioning a cursor over the desired position, and reading the state off the status line. The logic levels at the cursor position are also displayed just to the right of the trace labels.

Все выходные значения от DSIM инстр.ср-ва имитатора - в терминах шести цифровой состоянии:

Bus Traces

Следы Шины

Bus traces (resulting from the placement of voltage probes on bus wires) display the hex values of the bus bits between cross over lines:

Следы Шины (следующий из размещения вольтметровых щупов на шине, между которой провода) показывают шестнадцатеричные значения битов шины, пересекают строки:

Where one or more of the bus bits is neither high nor low, the bus line is drawn at the mid level. Also, if the edge transitions are too close together to display the hex value, then it is omitted. The value can still be established by positioning a cursor over it.

Насколько один или большее количество битов шины не является ни высоко, ни низко, строка шины тянуть в середине уровня. Также, если граничные переходы должны слишком близко вместе показать шестнадцатеричное значение, то это опущено. Значение может все еще устанавливаться, устанавливая курсор по этому.


MIXED MODE TRANSIENT ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

MIXED MODE TRANSIENT ANALYSIS

СМЕШАННЫЙ MODE АНАЛИЗ ПЕРЕХОДНЫХ ПРОЦЕССОВ

Overview

Краткий обзор

The mixed mode graph allows both digital traces and analogue waveforms to be displayed above the same x-axis which represents the advance of time. Mixed mode analysis is, in fact,  used whenever a circuit contains both analogue and digital models, but the mixed mode graph is the only type capable of displaying both types of  waveform simultaneously.

Смешанный граф режима позволяет, и цифровые следы и аналоговые формы волны быть отображенным выше той же самой оси X, которая представляет усовершенствование времени. Смешанный анализ режима, фактически,   Использованный всякий раз, когда схема содержит, и аналоговые и цифровые модели, но смешанный граф режима - только тип, способный к отображению обоих тип   Форма волны одновременно.

Method of Computation

Метод Вычисления

Mixed mode transient analysis combines both the Non-Linear Nodal Analysis of SPICE3F5 with the Event Driven Simulation of DSIM. The detailed implementation of this is extremely complex, but the basic algorithm may be summarized as follows:

Смешанный анализ переходных процессов режима объединяет оба Нелинейный Центральный Анализ SPICE3F5 с Событием Ведомое Моделирование DSIM. Детальное выполнение этого чрезвычайно сложно, но основной алгоритм может быть получен в итоге следующим образом:

•	Prior to simulation, each net is analysed to see whether analogue, digital or both types of model connect to it. Where analogue voltages drive digital inputs, PROSPICE inserts ADC interface objects, and where digital outputs drive analogue components, it inserts DAC interface objects.

• 	   До моделирования, каждая сеть проанализирована, чтобы смотреть, соединяется ли аналог, цифровые или оба тип модели с этим. Где аналоговые цифровые вводы драйва напряжений, PROSPICE вставляют объекты интерфейса ADC, и где цифровые устройства вывода ведут аналоговые компоненты, это вставляет объекты интерфейса ЦАП.

Where several digital inputs are driven from the same net, multiple ADC objects are created so that different logic switching levels and loading characteristic can be modelled for each input. Similarly, in the rarer case of several digital outputs being connected together, multiple DAC objects are created.

    Где несколько цифровых вводов ведутся от той же самой сети, множитель, объекты ADC созданы так, чтобы различная логика, переключающая уровни и характеристику загрузки могла быть оформлена для каждого ввода. Точно так же в более редком случае нескольких цифровых устройств вывода, связываемых вместе, многократные объекты DAC созданы.

•	The operating point is established as described below.

• 	   Операционная точка установлена как описано ниже.

•	Simulation then proceeds as for a normal analogue analysis except that the ADC generate a digital event whenever their input voltages cross the switching threshold. As soon as this happens, the analogue simulation is suspended, and digital simulation is carried to establish the effect of these new events.

• 	   Моделирование тогда продолжает что касается нормального аналогового анализа за исключением того, что ADC генерирует цифровое событие всякий раз, когда их входные напряжения пересекают порог переключения. Как только это случается, аналоговое моделирование приостановлено, и цифровое моделирование донесено(доведено,проведено), чтобы установить эффект этих новых событий.

•	When digital simulation results in a change of state for a DAC interface object, the analogue simulation is forced to simulate carefully around the switching time. In fact, the DAC outputs model a transition time (rise or fall) and a number of timepoints will be simulated during this period

• 	   Когда цифровое моделирование приводит к изменению состояния для объекта интерфейса ЦАП, аналоговое моделирование должно принудительно моделировать тщательно вокруг времени переключения. Фактически, модель выводов ЦАП переход время (повышение или падение) и ряд timepoints будет моделироваться в течение этого периода

Finding the Operating Point

Обнаружение Операционной Точки

Establishing the operating point is especially tortuous for mixed mode simulation, because the state of the analogue circuit affects the state of the digital components and vice versa. Essentially, PROSPICE proceeds as follows:

Установление операционной точки особенно извилисто для смешанного моделирования режима, потому что состояние аналоговой схемы воздействует на состояние цифровых компонентов и наоборот. По существу, PROSPICE продолжает следующим образом:

•	Initial condition (IC) values are applied to both analogue and digital nets; other nets are assumed to start at zero volts.

• 	   Начальные значения (IC) условия применены к и аналоговым и цифровым сетям; другие сети предположены, чтобы стартоваться в нулевых вт.

•	The nodal matrices are then constructed and  solved as per normal SPICE simulation.

• 	   Центральные матрицы тогда созданы и   Решенный согласно нормали моделирование SPICE.

•	For each such iteration, the digital circuit is re-processed to allow for changes in the input to the ADCs. Where such changes propagate through several digital models, the digital circuit is allowed to iterate to stability.

• 	   Для каждой такой итерации, цифровая схема заново обработана, чтобы учесть изменение во вводе к аналого-цифровым преобразователям. Где такое изменение размножается через несколько цифровых моделей, цифровой схеме позволяют выполнить итерации к стабильности.

•	DAC objects re-assign their outputs according to any changes of state in the digital circuit. If the digital circuit does not settle, this is ignored as it may be a transient citation.

• 	   Объекты ЦАП переназначают их выводы согласно любому изменению состояния в цифровой схеме. Если цифровая схема не улаживает, это игнорируется, поскольку это может быть переходная цитата.

•	Iteration round this loop continues until a steady state is found, or until the iteration limit is reached.

• 	   Итерация вокруг этого цикла продолжается, пока установившееся состояние не найдено, или пока итеративный предел достигнут.

Using Mixed Graphs

Использование Смешанных Графов

Mixed graphs are used in exactly the same way as Analogue graphs, except that you can add digital traces to them as well. To add the first digital trace to a mixed graph you should use the Add Trace dialogue form. Thereafter, dragging a probe on to the analogue part of the graph creates a new analogue trace, whilst dragging it onto the digital part creates a new digital trace.

Смешанный Графы использованы в точно тот же самый путь как Аналоговые графы, за исключением того, что Вы можете дополнять цифровые следы к ним также. Чтобы дополнять первый цифровой след к смешанному графу, Вы должны использовать Дополняющуюся форму диалога Следа. После того, перемещая исследование на к аналоговой части графа создает новый аналоговый след, пока перемещение этого на цифровую часть создает новый цифровой след.


Frequency Analysis
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

FREQUENCY ANALYSIS

ЧАСТОТНЫЙ АНАЛИЗ

Overview

Краткий обзор

With Frequency Analysis you can see how the circuit behaves at different frequencies. Only one frequency is considered at a time, so the plots are not like those seen on a spectrum analyser, where all frequencies are considered together. Instead, the simulation is similar in effect to connecting a frequency generator to the input, and looking at the output with an AC voltmeter. As well as the magnitude, however, the phase of the probed signal can also be seen.

С Частотным анализом Вы можете смотреть, как схема ведет себя в различных частотах. Только одна частота рассматривается одновременно, так что графики не подобно тем замечены на анализаторе спектра, где все частоты рассматриваются вместе. Вместо этого, моделирование подобно в действительности к соединению частотного генератора к вводу, и смотрящий на вывод с вольтметром AC. Также как величина, однако, стадия исследованного сигнала может также быть замечена.

Frequency analysis produces frequency response or Bode plots. It is useful in checking that filters are behaving as expected, or that amplifier stages will work correctly across the required frequency range.

Частотный анализ производит частотную характеристику или Предвещать графики. Это полезно в проверке, которые фильтры ведут себя как ожидается, или это, усилительные каскады будут работать правильно через требуемый частотный диапазон.

Frequency graphs can also be used to plot small signal input and output impedance against frequency.

Частотные графы могут также быть используемое к графическое маленькое полное сопротивление ввода и вывода сигнала сначала частота.

Method of computation

Метод вычисления

Frequency analysis is performed by first finding the operating point of the circuit, and then replacing all the active components with linear models. The internal capacitances of the active devices are calculated at the operating point, and assumed not to vary much over the working voltage swings of the circuit. All the generators, apart from frequency reference generators (see below) are replaced by their internal resistances. This causes power lines to be effectively connected together, as is normally the case during frequency computations.

Частотный анализ выполнен первым обнаружением операционная точка схемы, и затем заменяющий все активные составляющие с линейными моделями. Внутренние емкости активных устройств рассчитаны в операционной точке, и предположены, чтобы не измениться много по рабочим колебанию напряжения схемы. Все генераторы, кроме частотных генераторов опорного сигнала (см. ниже) заменены их внутренними сопротивлениями. Это заставляет линии электропередачи быть эффективно связанным вместе, как есть нормально случай в течение частотных вычислений.

The analysis is then performed with complex numbers in a linear fashion. The frequency of interest is gradually increased from the starting to the concluding frequency in even increments. The linear nature of this analysis makes it typically much faster than transient analysis, even though complex numbers are used.

Анализ тогда выполнен с комплексными числами линейным способом. Частота, представляющая интерес постепенно увеличена от старта до заканчивающейся частоты в четных приращениях. Линейная природа этого анализа делает это типично намного быстрее чем анализ переходных процессов, даже при том, что комплексные числа использованы.

It is important to remember that frequency analysis assumes a linear circuit. This means that a pure sine wave at the input will produce a pure sine wave at the output, over all the frequencies probed. Of course, no real active circuit is purely linear but many are close enough to allow this form of analysis. There are also circuits which are not at all linear, such as line repeaters with schmitt trigger inputs. For non-linear circuits the term 'frequency response' has no real mathematical meaning, and so any frequency simulation will not produce meaningful results. Should you be interested in the frequency domain behaviour of such circuits, then Fourier analysis is much more appropriate.

Важно помнить тот частотный анализ, предполагает линейную схему. Это означает, что чистая синусоидальная волна при вводе произведет чистую синусоидальную волну в выводе, по всем исследованным частотам. Конечно, никакая реальная схема на активных компонентах не вполне линейна, но многие закрыты достаточными, чтобы позволить эту форму анализа. Имеются также схемы, которые нисколько не линейны, типа линейных усилителей со вводами спускового механизма schmitt. Для нелинейных схем термин 'частотная характеристика' не имеет никакого реального математического значения, и так что любое частотное моделирование не будет производить значимые результаты. Если Вы заинтересованы поведением частотной области таких схем, тогда Гармонический анализ намного больше соответствующий.

Using Frequency Graphs

Использование Частотных Графов

To calculate the magnitude of sine waves at the output, we must inject a reference sine wave at the input. PROSPICE will do this automatically, but needs to know where the input of the circuit is. To do this, you must give each frequency graph a 'Reference Generator' to tell the simulator where to inject the reference signal. There are three ways of doing this:

Чтобы вычислять величину синусоидальных волн в выводе, мы должны ввести синусоидальную волну ссылки при вводе. PROSPICE будет делать это автоматически, но должен знать, где ввод схемы. Чтобы делать это, Вы должны дать каждому частотному графу 'Генератор опорного сигнала', чтобы сообщить имитатору, где ввести сигнал ссылки. Имеются три пути выполнения этого:

•	Use the Reference field on the Edit Frequency Graph dialogue form to select an input generator. This object can be any ordinary single pinned generator object, or the FREQREF primitive from the ASIMMDLS library.

• 	   Используйте Ссылку Поле на диалоге Графа Частоты Редактирования формируется, чтобы выбрать входной генератор. Этот объект может быть любой обычный отдельный скрепленный объект генератора, или FREQREF примитив от ASIMMDLS библиотеки.

•	Tag and drag any analogue generator onto the frequency graph.

• 	   Отметка и перетаскивает любой аналоговый генератор на частотный граф.

•	Use the Add Trace dialogue form to add a generator as a REF.

• 	   Использование Дополняющийся След Форма диалога, чтобы дополнять генератор как a REF .

The FREQREF primitive is useful for defining models that drive the circuit - a microphone model for example. This could contain an explicit named generator, used as a reference when the effects of the rest of the microphone model (such as modelled frequency response) need to be taken into consideration.

FREQREF примитив полезен для определения моделей, которые ведут схему - модель микрофона например. Это могло содержать явный названный генератор, использованный как ссылка, когда эффекты остальной части модели микрофона (типа оформленной частотной характеристики) должны быть учтены.

The second and third techniques will be used more often. The action of dragging a generator onto a frequency graph is different to dragging it onto a transient graph. Instead of adding the generator's probe, the generator becomes the circuit reference point. The generator need not be a Sine generator - DC, Pulse and Pwlin will all work as well. If you want to add the generator as a probe, it can still be done using the Add Trace dialogue form.

Вторые и третьи методы будут использованы более часто. Действие перемещения генератора на частотный граф различно к перемещению этого на переходный граф. Вместо добавления исследования генератора, генератор становится контрольной точкой схемы. Потребность генератора не, быть генератор Синуса - DC, Импульс и Pwlin будет вся работа также. Если Вы хотите дополнять генератор как исследование, это может все еще завершиться, используя Дополняющуюся форму диалога Следа.

The magnitude of the reference is always 1 volt, the phase is always 0 degrees. The internal resistance of the reference generator will follow whatever was defined for the generator in the first place. This is used for the dB calculations, i.e. 0dB = 1 volt. ISIS will limit very small values, to avoid log(0), to -200dB.

Величина ссылки - всегда 1 вт, стадия - всегда 0 степеней. Внутреннее сопротивление генератора опорного сигнала будет следовать тем, что было определено для генератора во-первых. Это использовано для dB вычислений, то есть от 0dB до 1 вт. ISIS ограничит очень маленькие значения, избегать файла регистрации (0), к -200dB.

Frequency graphs always have both left and right y-axes. The left y-axis is used to display the magnitude of the probed signal, and the right y-axis is used to display the phase. If you drag a probe onto the left of the graph, it will display magnitude - if you drag it onto the right, the phase. The x-axis is used to display the frequency of the reference generator. A logarithmic scale is always used for the frequency. The left y-axis may be displayed either in dBs or normal units, and the right y-axis is always in degrees.

Частотные графы всегда имеют, и левые и правые y-оси. Левая ось Y используема к, показывают величину исследованного сигнала, и правая ось Y используема к, показывают стадию. Если Вы перетаскиваете исследование на левый из графа, это покажет величину - если Вы перетаскиваете это на правый, стадию. Ось X используема к, показывают частоту генератора опорного сигнала. Логарифмический масштаб всегда используется для частоты. Левая ось Y может быть отображена или в dBs или нормальных юнитах, и правая ось Y - всегда в степенях.

To see the frequency response of a circuit:

Смотреть частотную характеристику схемы:

1.	Place probes around the circuit at points of interest.

1. 	  Место исследует вокруг схемы в точках, представляющих интерес.

2.	Place a Frequency graph.

2. 	  Разместите Частотный граф.

3.	Add the probes to it. Add to the left for magnitude, and to the right for phase. You may well want to add probes twice in order to see both phase and magnitude.

3. 	  Дополняйте исследования к этому. Дополняйте налево для величины, и направо для стадии. Вы можете хорошо хотеть дополнять исследования, дважды чтобы смотреть, и стадию и величину.

4.	Edit the graph (point at it and press CTRL+'E') and set the required start and stop frequencies, and any Simulation Control Properties required.

4. 	  Редактируйте граф (точка в этом, и нажмите CTRL +'E ') и установите требуемое начало, и остановитесь частоты, и любые требуемые Свойства Управления Моделирования.

5.	Press the space bar to invoke PROSPICE.

5. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.

The samples files ZIN.DSN and ZOUT.DSN show how to combine frequency graphs with trace expressions to plot input and output impedance.

Файлы выборок ZIN.DSN и ZOUT.DSN показывают, как объединить частотные графы с выражениями следа к графическому полному сопротивлению ввода и вывода.


DC Sweep Analysis
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

DC SWEEP ANALYSIS

АНАЛИЗ ЗАЧИСТКИ DC

Overview

Краткий обзор

With a DC Sweep analysis you can see how changing a circuit will affect its operation. This is achieved using Property Expression Evaluation in the PROSPICE simulator engine. The sweep graph defines a variable that can be swept in even steps over a user-defined range. The sweep variable can appear in any property within the circuit, such as a resistor value, a transistor gain or even the circuit temperature.

С анализом Зачистки DC Вы можете смотреть, как изменение схемы затронет ее операцию. Это достигнуто, используя Оценку Выражения Свойства в PROSPICE инстр.ср-ве имитатора. Граф зачистки определяет переменную, которая может быть охвачена в четном, переступает через определяемый пользователем диапазон. Переменная зачистки может появляться в любом свойстве в пределах схемы, типа значения резистора, транзисторного увеличения или даже температура схемы.

A DC Sweep curve shows the steady state voltage (or current) levels of the probed points around the circuit, as the swept variable is increased. It can be used to plot the DC transfer characteristic of a circuit by assigning the swept variable to a generator value, as well as plotting the effect of changing component values on the operating point of the circuit.

Кривая Зачистки DC показывает напряжение установившегося состояния (или ток) уровни исследованных точек вокруг схемы, поскольку охваченная переменная увеличена. Это может быть используемый к график, DC передает характеристику схемы, назначая охваченную переменную к значению генератора, также как составляя график эффекта изменения составляющих значений на операционной точке схемы.

Method of computation

Метод вычисления

In a DC sweep PROSPICE will repeatedly find the operating point of the circuit, incrementing the swept variable between calculations. PROSPICE will re-calculate all the variables used between steps, so the swept variable can be used as often as is required, and variables based on the swept variable can also be used. Any circuit initialisation parameters will be honoured for every operating point calculated.

В DC перемещаются, PROSPICE будет неоднократно находить операционную точку схемы, увеличивая охваченную переменную между вычислениями. PROSPICE заново вычислит все переменные, использованные между шагами, так что охваченная переменная может быть использована как часто как есть требуется, и переменные, основанные на охваченной переменной могут также быть использованы. Любые параметры инициализации схемы будут удостоены для каждой операционной расчетной точки.

Using DC Sweep Graphs

Использование DC Охватывает Графы

In common with analogue transient analysis (see Analogue Transient Analysis), either the left, right or both y-axes may be used. The graph x-axis shows the swept variable. Trace expressions, described in The Add Trace Command Dialogue Form, may be used in DC sweeps. When choosing the number of steps, bear in mind that simulation time is roughly proportional to the number of steps used.

Общего с аналоговым анализом переходных процессов (см. Аналоговый Анализ переходных процессов ), или левые, правые или обе y-оси могут быть использованы. Ось X графа показывает охваченную переменную. Выражения Следа, описанные в Дополняющаяся Форма Диалога Команды Следа , Может быть использован в зачистках DC. При выборе числа шагов, имейте в виду, что моделирование время грубо пропорционально числу использованных шагов.

To plot the transfer function of a circuit:

К графику функция преобразования типа схемы:

1.	Place a DC generator on the input of the circuit. Set its value to be X.

1. 	  Разместите генератор DC во ввод схемы. Заставьте его значение быть X .

2.	Place one or more probes at appropriate outputs of the circuit.

2. 	  Разместите один или большее количество исследований в соответствующих выводах схемы.

3.	Place a DC Sweep graph, and add the probes to it - see Adding Traces To A Graph.

3. 	  Разместите граф Зачистки DC, и дополняйте, что исследования к этому - смотрят Добавление Следов К Графу .

4.	Edit the graph (CTRL+'E') and set the start and stop values to the extremes of the input sweep that you want. Check that the swept variable is X.

4. 	  Редактируйте граф (CTRL +'E ') и установите начало, и остановитесь значения к крайностям входной зачистки, которую Вы хотите. Проверьте это, охваченная переменная X .

5.	Press the space bar to invoke PROSPICE.

5. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.

6.	If the resulting traces look disjointed or angular when you zoom in on the graph, increase the number of steps in the Edit DC Sweep Graph dialogue form.

6. 	  Если заканчивающийся просмотр следов, бессвязный или угловой, когда Вы раскрываете на графе, увеличивает число шагов в Редактирование форма диалога Графа Зачистки DC.

To see the effect of altering circuit values:

Смотреть эффект изменяющихся значений схемы:

1.	Set up the circuit as you would for a transient analysis. Add probes and generators at appropriate points in the circuit.

1. 	  Установите схему, поскольку Вы были бы для анализа переходных процессов. Дополняйте исследования и генераторы в соответствующих точках в схеме.

2.	Edit the components whose values you are interested in. Set their values to be expressions containing X, the swept variable. You can edit just one, or several components.

2. 	  Редактируйте компоненты, чей значения Вы заинтересованы. Заставьте их значения быть содержащими выражений X , Охваченная переменная. Вы можете редактировать только одни, или несколько компонентов.

3.	Place a DC Sweep graph, and add the probes and generators to it - see Adding Traces To A Graph.

3. 	  Разместите граф Зачистки DC, и дополняйте исследования, и генераторы к этому - смотрят Добавление Следов К Графу .

4.	Edit the graph, and set the sweep parameters up accordingly.

4. 	  Редактируйте граф, и установите подметающиеся параметры соответственно.

5.	Press the space bar to invoke PROSPICE.

5. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.


AC Sweep Analysis
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

AC SWEEP ANALYSIS

АНАЛИЗ ЗАЧИСТКИ AC

Overview

Краткий обзор

This type of analysis creates a family of frequency response curves for a different values of a swept variable.

Этот тип анализа создает семейство кривых частотной характеристики для различных значений охваченной переменной.

The main use for this graph type is in seeing how a particular component value affects the frequency response of your circuit.

Главное использование для этого типа графа находится в наблюдении, как специфическое составляющее значение воздействует на частотную характеристику вашей схемы.

Method of Computation

Метод Вычисления

This analysis is computed exactly as an ordinary frequency response except that multiple runs are performed, one run for each value of the sweep variable.

Этот анализ вычислен точно как обычная частотная характеристика за исключением того, что множитель выполняется, выполнены, одним баллотирующимся каждое значение переменной зачистки.

The restriction of a linear circuit applies to this analysis as it does for a normal frequency analysis - see Frequency Analysis.

Ограничение линейной схемы применяется к этому анализу, поскольку это делает для нормального частотного анализа - см. Частотный анализ .

Using AC Sweep Graphs

Использование AC Охватывает Графы

As with Frequency analysis, the left and right axes display gain and phase respectively. Also, an input generator must be specified as a reference point for gain calculations.

Как с Частотным анализом, левые и правые оси показывают увеличение и стадию соответственно. Также, входной генератор должен быть определен как контрольная точка для вычислений увеличения.

To see the effect of altering a circuit parameter on frequency response:

Смотреть эффект изменения параметра схемы на частотной характеристике:

1.	Set up the circuit as you would for a frequency analysis.

1. 	  Установите схему, поскольку Вы были бы для частотного анализа.

2.	Edit the components of interest. Set their properties to be expressions containing X, the swept variable. You can edit just one, or several components.

2. 	  Редактируйте компоненты, представляющие интерес. Заставьте их свойства быть содержащими выражений X , Охваченная переменная. Вы можете редактировать только одни, или несколько компонентов.

3.	Place an AC Sweep graph, and add the probes to it - see Adding Traces To A Graph.

3. 	  Разместите граф Зачистки AC, и дополняйте, что исследования к этому - смотрят Добавление Следов К Графу .

4.	If you do not have a generator on the input already, then place one.

4. 	  Если Вы не имеете генератора на вводе уже, то разместите один.

5.	Tag and drag a generator on the input of the circuit onto the graph to be the reference generator.

5. 	  Отметка и перетаскивает генератор на вводе схемы на граф, чтобы быть генератором опорного сигнала.

6.	Edit the graph (CTRL+'E') and set the sweep parameters accordingly. Set the Freq parameter to the frequency of interest.

6. 	  Редактируйте граф (CTRL +'E ') и установите параметры зачистки соответственно. Установите параметр Freq для частотного представляющий интерес.

7.	Press the space bar to invoke PROSPICE.

7. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.


DC TRANSFER CURVE ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

DC TRANSFER CURVE ANALYSIS

АНАЛИЗ КРИВОЙ ПЕРЕДАЧИ DC

Overview

Краткий обзор

  This graph type is specifically designed for producing characteristic curve families for semiconductor devices, although it occasionally finds other applications. Each curve consists of a plot of operating point voltage or current against the value of a nominated input generator which is swept from one DC value to another. An additional generator may also be stepped to produce a set of curves.

  Этот тип графа определенно разработан для создания характерных семейств кривой для полупроводниковых приборов, хотя это иногда находит другие прикладные программы. Каждая кривая состоит из графика операционного напряжения точки или тока сначала значение назначенного(выдвинутого) входного генератора, который охвачен от одного значения DC до другого. Дополнительный генератор можно также шагать, чтобы произвести набор кривых.

Method of Computation

Метод Вычисления

This is very similar to the computation for a DC Sweep analysis except that two values can be swept. The operating point is found for the starting value of each generator and the first generator is then stepped through the specified  range. After each sweep of the first generator, the second generator’s value is incremented; a new curve is plotted for each discrete value of the second generator.

Это очень похоже к вычислению для анализа Зачистки DC за исключением того, что два значения могут быть охвачены. Операционная точка найдена для начального значения каждого генератора, и первый генератор тогда шагает через указанный   Диапазон. После каждой зачистки первого генератора, второго генератора ’ S значение увеличен; новая кривая составляем график для каждого дискретного значения второго генератора.

Using Transfer Graphs

Использование Графов Передачи

In common with analogue transient analysis (see Analogue Transient Analysis), either the left, right or both y-axes may be used. The graph x-axis shows the first swept variable, and a separate curve results for each value of the second generator. Trace expressions, described in The Add Trace Command Dialogue Form, may also be used as required.

Общего с аналоговым анализом переходных процессов (см. Аналоговый Анализ переходных процессов ), или левые, правые или обе y-оси могут быть использованы. Ось X графа показывает первую охваченную переменную, и отдельные результаты кривой для каждого значения второго генератора. Выражения Следа, описанные в Дополняющаяся Форма Диалога Команды Следа , Может также быть использован как требуется.

To plot the transfer curves for an transistor:

К графику передача изгибается для транзистора:

7. 	Set up a circuit similar to the one below:

7. 	 Установите схему, подобную одному ниже:

IB is a current source and VCE is a voltage source. IC measures collector current.

 IB - источник тока, и VCE - источник напряжения. ИС измеряет ток коллектора.

2. 	Place a Transfer graph, and add the probe IC to it.

2. 	 Разместите граф Передачи, и дополняйте исследование ИС к этому.

3. 	Point at the graph and press CTRL+E to edit it.

3. 	 Точка в графе и нажимала CTRL+E, чтобы редактировать это.

4. 	Assign Source 1 to VCE and Source 2 to IB.

4. 	 Назначите Источник 1 на VCE и Источник 2 к IB.

5. 	Set the voltage and current ranges to something sensible for  the transistor concerned - e.g. 0 -> 10V for VCE and 100uA -> 1mA for IB.

5. 	 Установите напряжение и текущие диапазоны к кое-чему сознающему для   Обеспокоенный транзистор - например 0 - > 10V для VCE и 100uA - > 1mA для IB.

6. 	Adjust the number of steps for IB to give sensible intermediate values. Bear in mind that their will be one more curve than the number of steps, because one step implies two discrete values.

6. 	 Корректируйте число шагов для IB, чтобы дать разумные промежуточные значения. Имейте в виду, что их желание, быть еще одна кривая чем число шагов, потому что один шаг подразумевает два дискретных значения.

7. 	Close the dialogue form and select OK to simulate the graph.

7. 	 Закройте форму диалога, и выберите OK, чтобы моделировать граф.


Noise Analysis
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

NOISE ANALYSIS

ШУМОВОЙ АНАЛИЗ

Overview

Краткий обзор

The SPICE simulator engine can model the thermal noise generated in resistors and semiconductor devices. The individual contributions of noise are summed together at a voltage probe in the circuit for a range of frequencies. The noise voltage, normalised with respect to the square root of the noise bandwidth, can then be plotted against frequency. Traces on a noise graph always have units of V/√Hz.

Инстр.ср-во имитатора SPICE может модель тепловой шум, сгенерированный в резисторах и полупроводниковых приборах. Индивидуальные содействия шума суммированы вместе в вольтметровом щупе в схеме для диапазона частот. Шумовое напряжение, нормализованное относительно квадратного корня шумовой ширины полосы частот, можно тогда составлять график сначала частота. Следы на шумовом графе всегда имеют юниты V/ √ Гц.

Two types of noise figure are computed - Output Noise and Equivalent Input Noise. The computation of the latter enables comparison of the noise with the input signal, or input noise, since it represents the level of noise at the input that would be required to create the actually noise at the output taking into account the circuit gain at a particular frequency.

Два тип шумового рисунка вычислены - Выходной Шум И Эквивалент Вводит Шум. Вычисление последнего позволяет сравнение шума со входным сигналом, или входным шумом, так как это представляет уровень шума при вводе, который требовался бы, чтобы создать фактически шум в выводе, принимающем во внимание увеличение схемы в специфической частоте.

Placing a probe on the left axis displays output noise, whilst equivalent input noise can be displayed by dragging the probe onto the right axis.

Размещение исследования на левой оси показывает выходной шум, пока эквивалент вводит шум, может быть отображен, перемещая исследование на правую ось.

Noise analysis tends to produce extremely small values (of the order of nanovolts). For this reason, there is the option to display them in dBs. The 0dB reference is 1V/√Hz.

Шумовой анализ имеет тенденцию производить чрезвычайно маленькие значения (порядка nanovolts). По этой причине, имеется опция, чтобы показать их в dBs. 0dB ссылка - 1V/ √ Гц.

Correct modelling of noise for circuits involving IC macro models is not guaranteed in any way, because these models may well use linear controlled sources to model basic device behaviour only.

Правильное моделирование шума для схем, включающих модели макрокоманды ИС не гарантируется всегда, потому что эти модели могут хорошо использовать линейные управляемые источники к образцовому основному поведению устройства только.

Method of calculation

Метод вычисления

The operating point of the circuit is computed in the normal way, and then the circuit model is modified to correctly sum the noise contributions. All generators except the input reference are ignored in noise analysis (except during computation of the operating point) and so do not have to be removed before the analysis. The PROSPICE engine will compute the thermal noise for each voltage probe in the circuit, including those associated with generators and tapes, as it has no way of knowing which probes you wish to look at after the analysis. Noise currents are not supported, and the PROSPICE engine will ignore any current probes. A separate simulation is done for each probe in a noise analysis, so the simulation time is roughly proportional to the number of voltage probes placed.

Операционная точка схемы вычислена нормальным способом, и затем модель схемы изменяется, чтобы правильно суммировать шумовые содействия. Все генераторы кроме входной ссылки игнорируются в шумовом анализе (кроме в течение вычисления операционной точки) и так не должны быть удалены перед анализом. PROSPICE инстр.ср-во вычислит тепловой шум для каждого вольтметрового щупа в схеме, включая связался с генераторами и лентами, поскольку это не имеет никакого пути знания, которое исследует Вас, желают смотреть после анализа. Шумовые токи не поддержаны, и PROSPICE инстр.ср-во игнорирует любые текущие исследования. Отдельное моделирование завершившему для каждого исследования в шумовом анализе, так моделирование, время грубо пропорционально числу помещенных вольтметровых щупов.

Using Noise Graphs

Использование Шумовых Графов

When using noise analysis, it is important to remember that the effects of noise pick-up from external electric or magnetic fields are not modelled. In many situations where noise is critical the noise picked up in the input leads will dominate the noise performance of the system.

При использовании шумового анализа, важно помнить, что эффекты шумовой погрузки(пикапа) от внешних электрических или магнитных полей не оформлены. В многих ситуациях, где шум критический шум, поднимаемый во входных проводниках, доминирует над шумовой эффективностью системы.

If you have partitioned the circuit using tapes (see TAPES AND PARTITIONING), you must be aware that only the current partition is considered by the PROSPICE simulator engine. A noise figure taken in isolation is still useful, but the tapes must be removed to see the equivalent noise of the entire circuit.

Если Вы выделили разделы схемы, используя ленты (см. TAPES ВЫДЕЛЕНИЕ РАЗДЕЛОВ AND ), Вы должны знать, что только текущий раздел рассматривается PROSPICE инстр.ср-вом имитатора. Шумовой рисунок принятая изоляция является все еще полезной, но ленты, должен быть удален, чтобы смотреть эквивалентный шум полной схемы.

In order to determine the source of noise in the circuit, the individual noise voltages are entered in to the simulation log. Each probe is considered in turn, and the noise contribution for each component given. The contributions are computed, and printed, as squared values. This process is done at the starting and ending frequencies. If you have a large number of probes, there may well be a great deal of result data printed.

Чтобы определяют источник шума в схеме, индивидуальные шумовые напряжения введены в к файлу регистрации моделирования. Каждое исследование рассматривается в свою очередь, и шумовое содействие для каждого данного компонента. Содействия вычислены, и напечатаны, как squared значения. Этот процесс завершивший в начальных и конечных частотах. Если Вы имеете большое количество исследований, могут хорошо иметься много напечатанных данных результата.

To analyse the noise in a circuit:

Анализировать шум в схеме:

1.	Place a Noise graph, and edit it to set the frequency range of interest, and the input reference generator.

1. 	  Разместите Шумовой граф, и редактируйте это, чтобы установить частотный диапазон, представляющий интерес, и входной генератор опорного сигнала.

2.	Add the voltage probes at the circuit outputs, or other points of interest, to the graph. see Adding Traces To A Graph.

2. 	  Дополняйте вольтметровые щупы в выводах схемы, или других точках, представляющих интерес, к графу. См. Добавление Следов К Графу .

3.	Press the space bar to invoke the PROSPICE simulator engine.

3. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE инстр.ср-во имитатора.

4. 	If the noise level needs to be reduced, examine the simulation log (CTRL+'V') to determine the source of the noise.

4. 	 Если уровень шума должен быть уменьшен, исследовать файл регистрации моделирования (CTRL +'V ') определяют источник шума.


DISTORTION ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

DISTORTION ANALYSIS

АНАЛИЗ ИСКАЖЕНИЯ

Overview

Краткий обзор

Distortion analysis determines the level of distortion harmonics produced by the circuit under test. These can be either the 2nd and 3rd harmonics of a single fundamental or the intermodulation products of two test signals.

  Анализ Искажения определяет уровень гармоник искажения, произведенных схемой при испытании. Они могут быть или 2-ые и 3-ьи гармоники отдельных фундаментального или изделия взаимной модуляции двух испытательных сигналов.

Distortion is created by non-linearities in a circuit’s transfer function - a circuit comprising linear components only (resistors, capacitors, inductors, linear controlled sources) will not produce any distortion. SPICE distortion analysis models distortion for diodes, bipolar transistors, JFETs and MOSFETs.

Искажение создано нелинейным в схеме ’ S функция преобразования типа - схема, включающая линейные компоненты только (резисторы, конденсаторы, катушки индуктивности, линейные управляемые источники) не будут производить никакое искажение. Искажение моделей анализа искажения SPICE для диодов, биполярных транзисторов, ПЛОСКОСТНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ и МОП-ТРАНЗИСТОРОВ.

Correct modelling of distortion for circuits involving IC macro models is not guaranteed in any way, because these models may well use linear controlled sources to model basic device behaviour only.

Правильное моделирование искажения для схем, включающих модели макрокоманды ИС не гарантируется всегда, потому что эти модели могут хорошо использовать линейные управляемые источники к образцовому основному поведению устройства только.

Similar information can be established using a Fourier analysis, but the Distortion analysis is also able to show how the distortion varies as the fundamental frequency is swept.

Подобная информация может быть установлена, используя Гармонический анализ, но анализ Искажения также способен показать, как искажение изменяется, поскольку фундаментальная частота охвачена.

Method of Computation

Метод Вычисления

This analysis is based on the small signal (AC) models for the devices in the circuit so the first step is to compute the operating point. Each non-linear device model then contributes a complex distortion value for the appropriate harmonics, dependent on how much the device is seeing of the input fundamental. The extent to which these harmonics appear at the output determines the values plotted. The process is repeated across the specified range of input frequencies. In fact, the mathematics of this analysis is extremely complicated and involves the construction and manipulation of Taylor series to represent the device non-linearities.

Этот анализ основан на маленьком сигнале модели (AC) для устройств в схеме, так что первый шаг должен вычислить операционную точку. Каждая нелинейная модель устройства тогда жертвует сложное значение искажения для соответствующих гармоник, завися, сколько устройства смотрит фундаментального ввода. Степень, к которой это появление гармоник в выводе определяет значения, составила график. Процесс повторен через указанный диапазон входных частот. Фактически, математика этого анализа чрезвычайно усложнена и включает конструкцию и манипуляцию ряда Тейлора, чтобы представить нелинейное устройство.

Note that complex values are used, so the analysis yields information about both the magnitude and phase of each harmonic.

Примечание, что сложные значения использованы, так анализ, выдает информацию, и относительно величины и стадии каждой гармоники.

For single frequency harmonic distortion, two curves are produced for each trace on the graph - one for 2nd harmonic and one for 3rd harmonic.

Для отдельного частотного гармонического искажения, две кривой произведены для каждого следа на графе - один для 2-ой гармоники и один для 3-ьей гармоники.

For intermodulation distortion, two input frequencies are used, specified in terms of a ratio between the 2nd frequency (F2) and the fundamental (F1). Three curves per trace are displayed showing the intermodulation artefacts at F1+F2, F1-F2 and 2F1-F2.

Для перекрестных искажений, две входных частоты использованы, определены в терминах отношения между 2-ой частотой (F2) и фундаментальным (F1). Три кривой в след отображены, показывая поделки взаимной модуляции в F1+F2, F1-F2 и 2F1-F2.

Some care is needed in choosing the ratio F2/F1 since mathematically oddities can otherwise occur.  For example, if F2/F1 is 0.5, the value of F1-F2 is F2 and the value of the F1-F2 plot will then be meaningless as it coincides with the second fundamental. In general you should try to choose irrational numbers for this ratio. F2/F1=49/100 would be a much better choice.

Некоторая забота необходима в выборе отношения F2/F1 с тех пор, математически причуды могут иначе происходить.   Например, если F2/F1 - 0.5, значение F1-F2 - F2, и значение F1-F2 графика будет тогда бессмысленно, поскольку это совпадает с фундаментальной секундой. Вообще Вы должны пробовать выбрать иррациональные числа для этого отношения. F2/F1=49/100 был бы намного лучший выбор.

Note that there is a constraint of F2/F1 < 1.

Примечание, что имеется ограничение F2/F1 < 1.

Using Distortion Graphs

Использование Графов Искажения

Distortion graphs show the magnitude of harmonics on the left axis and the phase (normally of less interest) on the right axis. The test frequency (F1) is plotted on the x-axis.

Графы Искажения показывают величину гармоник на левой оси и стадии (нормально меньшего количества интереса) на правой оси. Частота испытания (F1) составляем график на оси X.

For Harmonic Distortion analysis (one input frequency F1) two curves are plotted per trace, one each for the artefacts at 2F1 and 3F1.

Для Гармонического анализа Искажения (одна частота ввода F1) две кривой составляют график в след, один каждый для поделок в 2F1 и 3F1.

For Intermodulation Distortion analysis (two input frequencies (F1 and F2) three curves are plotted per trace showing artefacts at F1+F2, F1-F2 and 2F1-F2.

Для анализа Перекрестных искажений (две входных частоты (F1 и F2) три кривой составляют график в след, показывая поделки в F1+F2, F1-F2 и 2F1-F2.

In either case, which curve is which may be established by placing a cursor on the graph - the curve your are pointing at will be identified on the right hand side of the status bar.

В любом случае, которым кривая является, который может быть установлен, помещая курсор на графе - кривая ваш указывает по желанию быть идентифицированной по правую руку строки состояния.


FOURIER ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

FOURIER ANALYSIS

FOURIER АНАЛИЗ

Overview

Краткий обзор

Fourier Analysis is the process of transforming time domain data into to the frequency domain and the result is similar to that obtained by connecting up a spectrum analyser instead of an oscilloscope. It is especially useful in analysing the harmonic content of signals, perhaps to look for particular types of distortion but has many other uses also.

Гармонический анализ - процесс преобразования данных домена времени в к частотной области, и результат подобен полученному, соединяясь анализатор спектра вместо осциллографа. Это особенно полезно в анализе гармонического содержания сигналов, возможно искать специфические типы искажения, но имеет много других использований также.

Method of Calculation

Метод Вычисления

Fourier analyses are created by first executing a Transient Analysis and then performing a Fast Fourier Transform on the resulting data. This process involves discrete time sampling of the time domain data with the result that the use Nyquist Sampling criterion applies. Put simply, this means that the highest frequency that can be observed is half that of the sampling frequency. However, other misleading effects can occur due to aliasing of the sampling frequency with harmonics of the input signal that are higher than half the sampling frequency. To minimize these effects, various types of window can be applied to the input data prior to the FFT.

Фурье анализирует, созданы первым выполнением Анализ переходных процессов и затем выполнение Быстрое преобразование Фурье на заканчивающихся данных. Этот процесс включает дискретную дискретизацию данных домена времени, так что в итоге использование Nyquist Осуществление выборки критерия применяется. Помещенным просто, это означает, что самая высокая частота, которая может быть соблюдена(наблюдена) - половина такового частоты осуществления выборки. Однако, другие эффекты введения в заблуждение могут происходить из-за совмещения имен частоты осуществления выборки с гармониками входного сигнала, которые являются выше чем половина частоты осуществления выборки. Чтобы минимизировать эти эффекты, различные типы окна могут быть применены к входным данным до БПФ.

Using Fourier Graphs

Использование Графов Фурье

In the first instance, you need to set up your circuit as for a Transient Analysis except that you should use a Fourier graph instead of (or as well as!) an Analogue graph.

В первом образце, Вы должны установить вашу схему что касается Анализа переходных процессов за исключением того, что Вы должны использовать граф Фурье вместо (или также как!) Аналоговый граф.

To analyse the frequency content of a signal:

Анализировать частотное содержание сигнала:

1.	Set up the circuit as for a Transient Analysis.

1. 	  Установите схему что касается Анализа переходных процессов.

2.	Add a Fourier graph to the design and drag probes connected to the points of interest onto it.

2. 	  Дополняйте граф Фурье к проекту, и перетащите исследования, связанные с точками, представляющими интерес на это.

3.	Choose start and stop times and frequency/resolution values to suit the signal you are analysing. If possible, choose a time interval and frequency resolution that correspond to the fundamental frequency of the signal being analysed.

3. 	  Выберите начало, и остановитесь времена и значения частоты / решения, чтобы удовлетворить сигнал, который Вы анализируете. Если возможно, выберите интервал времени и частотное разрешение, которые соответствуют фундаментальной частоте проанализируемого сигнала.

4.	Press the space bar to invoke PROSPICE.

4. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.

If the start and stop times are the same for both Transient and Fourier graphs, PROSPICE will not need to resimulate the circuit between transient and fourier analyses. Instead, ISIS will just perform an FFT on the existing time domain data.

Если начало и останавливается, времена -, тот же самый и для Переходного процесса и графов Фурье, PROSPICE не будет должен повторно моделировать схему между исследованиями fourier и переходным процессом. Вместо этого, ISIS только исполнит БПФ на существующих данных домена времени.


AUDIO ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

AUDIO ANALYSIS

АУДИО АНАЛИЗ

Overview

Краткий обзор

PROTEUS VSM incorporates a number of features that enable you to hear the output from your circuits (providing you have a sound card, of course!). The major component of this is the Audio graph. This is essentially the same as an Analogue graph except that after simulation, a Windows WAV file is generated from the time domain data and played through your sound card.

PROTEUS VSM включает ряд особенностей, которые позволяют Вам слышать вывод от ваших схем (если Вы имеете звуковую плату, конечно!). Главный компонент этого - Аудио граф. Это - по существу тот же самый как Аналоговый граф за исключением того, что после моделирования, Windows WAV файл сгенерирован от данных домена времени и проигран ваша звуковая плата.

The WAV files can also be exported for use in other applications.

WAV файлы могут также экспортироваться для использования в других прикладных программах.

  Method of Calculation

    Метод Вычисления

Audio analyses are performed in exactly the same way as for Transient Analysis except that after simulation, the data is re-sampled at one of the standard PC sampling rates (11025, 22050 or 44100Hz) then written out in WAV format using the standard Windows functions provided for this purpose. Finally the command is sent to play the WAV file to your audio hardware.

Аудио исследования выполнены в точно тот же самый путь что касается Анализа переходных процессов за исключением того, что после моделирования, данные заново дискретные в одном из стандарта, частоты дискретизации PC (11025, 22050 или 44100Hz) тогда выписанный в формате WAV, используя стандартные функции Windows предусмотрели эту цель. Наконец команда послана игре WAV файл к вашим аудио аппаратным средствам.

Using Audio Graphs

Использование Аудио Графов

In the first instance, you need to set up your circuit as for a Transient Analysis except that you should use an  Audio graph instead of an Analogue graph.

В первом образце, Вы должны установить вашу схему что касается Анализа переходных процессов за исключением того, что Вы должны использовать   Аудио граф вместо Аналогового графа.

To listen to the audio output of a circuit:

Слушать аудио вывод схемы:

1.	Set up the circuit as for a Transient Analysis.

1. 	  Установите схему что касается Анализа переходных процессов.

2.	Add an Audio graph to the design and drag a probe from the output of the circuit onto it.

2. 	  Дополняйте Аудио граф к проекту, и перетащите исследование от вывода схемы на это.

3.	Choose start, stop times and loop times to generate a waveform of reasonable length with the minimum of actual simulation. Creating one second of audio by analysing 1ms and looping it 1000 times is dramatically faster than analysing the circuit for the whole 1s.

3. 	  Выберите начало, остановитесь времена и цикл времена, чтобы генерировать форму волны разумной длины с минимумом фактического моделирования. При создании одной секунды аудио, анализируя 1ms и выполнения цикла это 1000 раз драматично быстрее чем анализ схемы для целого 1s.

4.	Choose a sample resolution and rate to suit the nature of the signal you want to hear. Use 16 bit resolution unless you are creating big files and/or are short of disk space. Most PC sound speaker systems will not benefit much from 44.1KHz sampling.

4. 	  Выберите типовое разрешение и скорость, чтобы удовлетворить природу сигнала, который Вы хотите слышать. Используйте 16 разрядных разрешения, если Вы не создаете большие файлы и-или - за исключением дискового пространства. Большинство PC звучит, акустические системы не будут приносить пользу много от 44.1KHz осуществлению выборки.

5.	Press the space bar to invoke PROSPICE.

5. 	  Нажмите клавишу "пробел", чтобы вызвать PROSPICE.

6. 	Press CTRL-SPACE to replay the audio, without resimulating, if required.

6. 	 Нажмите CTRL-SPACE, чтобы повторно играть аудио, без перемоделирования, если требуется.


INTERACTIVE ANALYSIS
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

INTERACTIVE ANALYSIS

ИНТЕРАКТИВНЫЙ АНАЛИЗ

Overview

Краткий обзор

The Interactive Analysis type combines the advantages of interactive and graph based simulation. The simulator is started in interactive mode, but the results are recorded and displayed on a graph as with Transient Analysis.

Интерактивный тип Анализа объединяет преимущества интерактивных и граф основанное моделирование. Имитатор начат в интерактивном режиме, но результаты зарегистрированы и отображены на графе как с Анализом переходных процессов.

This analysis is especially useful in examining what happens when a particular control is operated in a design, and may be thought of as combining a storage oscilloscope and logic analyser into one device.

Этот анализ особенно полезен в исследовании, что случается, когда специфическое управление используется в проекте, и можно думать о как объединение осциллографа памяти и логического анализатора в одно устройство.

Method of Computation

Метод Вычисления

The method of computation is identical to that for a mixed mode transient analysis,  except that the simulator is run in interactive mode. Consequently, the operation of switches, keypads and other actuators in the circuit will have an effect on the results. Also, the simulation will proceed at a speed determined by the Animation Timestepё rather than at the maximum rate possible.

Метод вычисления идентичен этому для смешанного анализа переходных процессов режима,   За исключением того, что имитатор - работают в интерактивном режиме. Следовательно, операция выключателей, мини-клавиатур и других приводов головок в схеме будет иметь эффект на результаты. Также, моделирование продолжится в быстродействии, определенном Анимацией Timestep ё скорее чем в максимальной возможной скорости.

•	Beware that very large amounts of data may be captured. A processor clocking at realistic speeds will generate millions of events per second and these will occupy many megabytes if captured and displayed on a graph - especially if you are probing data or address busses. You can quite easily crash your system if ISIS ends up loading 20 or 30Mb of results data.

• 	   Остерегайтесь этого, очень большие количества данных могут быть зафиксированы. Синхронизация процессора в реалистических скоростях генерирует миллионы событий в секунду, и они займут много мегабайтов если зафиксировано и отображено на графе - особенно, если Вы исследуете данные или адресуете шины. Вы можете весьма легко разрушаться ваша система, если ISIS заканчивает загружать 20 или 30МБ данных результатов.

You may do better to use the Logic Analyser if it is not possible to capture the required data in a relatively short simulation run.

    Вы можете добиваться большего успеха чтобы использовать Логический Анализатор Если не возможно фиксировать требуемые данные в относительно коротком выполненном моделировании.

•	As with ordinary Interactive Simulation, multi-partitioning of the circuit is not supported and any tape objects not set to Play mode will be automatically removed from the circuit.

• 	   Как с обычным Интерактивным Моделированием , Много-выделение разделов схемы не поддержано и любые объекты ленты не, набор, чтобы Запустить режим будет автоматически удален из схемы.

Using Interactive Graphs

Использование Интерактивных Графов

The usual scenario for interactive analysis is that you are testing a design with interactive simulation, and find that something odd happens when particular controls are operated. In the first instance, you may try using the virtual instruments to see what is going on, but in some cases there is a need to capture the results to a graph and study them at your leisure.

Обычный сценарий для интерактивного анализа - то, что Вы проверяете проект с интерактивным моделированием, и находите, что кое-что нечетное случается, когда специфическое управление используется. В первом образце, Вы можете пробовать использовать виртуальные приборы, чтобы смотреть то, что происходит, но в некоторых случаях имеется потребность фиксировать результаты к графу и изучать их в ваш досуг.

To perform an interactive analysis:

Исполнять интерактивный анализ:

1. 	Add probe objects to the points of interest.

1. 	 Дополняйте, что исследование возражает против точек, представляющих интерес.

2. 	Place an Interactive graph on a free part of the schematic and drag the probes onto it.

2. 	 Разместите Интерактивный граф в свободную часть схемного решения, и перетащите исследования на это.

3. 	Edit the graph and choose appropriate start and stop times. Note that PROSPICE will not capture data to  the probes prior to the start time - this is to reduce the amount of data that will be pulled into ISIS.

3. 	 Редактируйте граф, и выберите соответствующее начало, и остановитесь времена. Примечание, что PROSPICE не будет фиксировать данные к   Исследования до начального времени - это должно уменьшить количество данных, которые будут извлечены в ISIS.

4. 	Set any interactive controls on the schematic to suitable initial states.

4. 	 Набор любое интерактивное управление на схемном решении к подходящим начальным состояниям.

5. 	Get ready to perform any interactive operations and then press the SPACE bar. You have to operate the active components within the time you chose in step 4 if the effect of these actions is to be recorded. If this proves difficult, you can either increase the stop time, or reduce the Timestep Per Frame setting.

5. 	 Подготовитесь исполнять любые интерактивные операции и затем нажимать полосу SPACE. Вы должны использовать активные составляющие в пределах времени, которое Вы выбрали синхронно 4, если эффект этих действий должен быть зарегистрирован. Если это доказывает трудным, Вы можете или увеличивать остановленное время, или уменьшать Timestep В установку Фрейма.


Overview
ANALYSIS TYPES

ТИПЫ АНАЛИЗА

DIGITAL CONFORMANCE ANALYSIS

ЦИФРОВОЙ АНАЛИЗ СООТВЕТСТВИЯ

Overview

Краткий обзор

A conformance analysis compares one set of digital simulation results against another. The idea is that a design that has been previously accepted as working can be quickly re-tested after modification in order to prove that there have been no unwanted side effects from the change. This is particularly relevant in micro-controller based applications where the entire application may need to be re-tested after changes have been made to the firmware code.

Анализ соответствия сравнивает один набор цифровых результатов моделирования сначала другой. Идея состоит в том, что проект, который был предварительно принят как работа, может быстро испытываться повторно после модификации, чтобы доказать, что там не был никакие нежелательные побочные эффекты от изменения. Это особенно уместно в микроконтроллере основанные прикладные программы, где полная прикладная программа можем была должна испытаться повторно после того, как изменение было сделано к микропрограммному коду.

Method of Computation

Метод Вычисления

The method of computation is identical to that for a digital transient analysis,  except that two sets of results can be stored in the graph. We call the two sets of results the test results and the reference results.

Метод вычисления идентичен этому для цифрового анализа переходных процессов,   За исключением того, что два набора результатов могут быть сохранены в графе. Мы называем два набора результатов испытательными результатами и результатами ссылки.

Conformance or non-conformance is determined by comparing the test and reference results at each edge of the first trace. We call this trace the control trace and it is displayed in a different colour to distinguish it from the others. Very significantly, there is no requirement for the edges in the test and reference copies of the control trace to occur at the same times. This means that changes in the absolute timing of events within the result data do not necessarily imply non-conformance. This is particularly relevant in micro-controller applications where any changes to the code will be bound to affect the absolute timing of events within the system. In such cases, the control trace may be generated by the code itself, on entry and/or exit to the software routines under test.

Соответствие или несоответствие определены, сравнивая испытание и результаты ссылки в каждом крае первого следа. Мы называем этот след следом управления, и это отображено в различном цвете, чтобы отличить это от другие. Очень значительно, не имеется никакого требования для граней в испытании и копиях ссылки следа управления, чтобы произойти в те же самые времена. Это означает, что изменение в абсолютном временной из событий в пределах данных результата не обязательно подразумевает несоответствие. Это особенно уместно в прикладных программах микроконтроллера, где любое изменение к коду будет связано, чтобы затронуть абсолютный временной из событий в пределах системы. В таких случаях, след управления может быть сгенерирован кодом непосредственно, на входе и-или выходе к программным подпрограммам при испытании.

Using Conformance Graphs

Использование Графов Соответствия

Typically, conformance analyses will be used as part of a  test strategy, most usually in an embedded systems application although we also use them in-house for testing our simulator models. In the simple example, below, will show how to use a conformance graph to test the operation of 555 monostable.

Как правило, исследования соответствия будут использованы как часть a   Испытательная стратегия, наиболее обычно во внедренной прикладной программе систем, хотя мы также используем их внутренний для тестирования наших моделей имитатора. В простом примере, ниже, покажет как чтобы использовать граф соответствия, чтобы проверить операцию 555 моностабильный.

The circuit under test consists of U1, R1 and C2 which are wired as a classic 555 monostable. The circuit is triggered at 1ms by a digital pulse generator, and the resulting output waveforms are displayed on the analogue analysis graph. To test the correct operation of the circuit, it would be reasonable to establish the following facts:

Схема при испытании состоит из U1, R1 и C2, которые пров как классик 555 моностабильный. Схема вызвана в 1ms цифровым генератором импульса, и заканчивающиеся формы волны вывода отображены на аналоговом графе анализа. Чтобы проверять правильную операцию схемы, было бы разумно установить следующие факты:

•	That the output is low before the trigger pulse.

• 	    	 То, что вывод низок перед запускающим импульсом.

•	That the output goes high soon after the trigger goes low.

• 	    	 То, что вывод переходит вверх скоро после того, как спусковой механизм переходит низко.

•	That the output remains high when the trigger returns high.

• 	    	 То, что вывод остается высоким, когда спусковой механизм возвращается высоко.

•	That the output remains high for a period of around 1.5ms.

• 	    	 То, что вывод остается высоким сроком на вокруг 1.5ms.

•	That the output returns low after this time.

• 	    	 То, что выходные возвращения низко после этого времени.

To achieve this using the conformance graph, we need sample the output data around each edge transition of the trigger signal, and also at either side of the output signal. We can determine an tolerance for the delay time of the monostable by choosing the spacing between the last two sampling points.

Чтобы достигать этого использования граф соответствия, мы нуждаемся в выборке выходные данные вокруг каждого граничного перехода сигнала спускового механизма, и также в любой стороне выходного сигнала. Мы можем определять допуск для задержки время моностабильных, выбирая интервал между последними двумя точками выборки.

This is achieved using a series of digital pulse generators whose outputs are combined using an OR gate. The width setting on each pulse generator determines the timing tolerance for each expected event. For example, the third pulse generator is set to trigger between 2.4ms and 2.6ms, giving timing tolerance of +/- 100us on the width of the expected output pulse.

Это достигнуто, используя ряд цифровых генераторов импульса, чей выводы объединены, используя OR шлюз. Установка ширины на каждом генераторе импульса определяет временной допуск для каждого ожидаемого события. Например, третий генератор импульса установлен, чтобы вызвать между 2.4ms и 2.6ms, давая временной допуск + /- 100us на ширине ожидаемого выходного импульса.

Note that you could have use a digital clock or pattern generator to generate the control signal; the use of a simple clock will result in verification at regular time intervals which will, in fact, suffice for many applications.

Примечание, что Вы могли иметь использование цифровым клоком или генератором испытательного сигнала, чтобы генерировать сигнал управления; использование простого клока приведет к проверке в регулярных интервалах времени, которые, фактически, удовлетворят многие прикладные программы.

The general procedure may be summarized as follows:

Общая процедура может быть получена в итоге следующим образом:

To set up a conformance analysis:

Устанавливать анализ соответствия:

1. 	Decide on what exactly you want to test and at what times.

1. 	 Остановитесь том, что точно Вы хотите проверить и в какой времена.

2. 	Design a test case schematic which generates the outputs you wish to verify and a control signal that changes state at each time you wish to validate the results.

2. 	 Разработайте испытательное схемное решение случая, которое генерирует выводы, которые Вы желаете проверить, и управление сообщает о этом состояние изменения в, каждый раз Вы желаете проверить правильность результатов.

3. 	Place a conformance graph and set it up exactly as you would for a Digital Analysis, making sure that the control trace is at the top of the graph.

3. 	 Разместите граф соответствия, и установите это точно, поскольку Вы были бы для Цифрового Анализа, убеждаясь, что след управления имеет наверху граф.

4. 	Run the simulation and verify that the results are as expected, and that the transitions on the control trace occur at the times that you wish to verify the results.

4. 	 Выполните моделирование, и проверите, что результаты как ожидаются, и что переходы на следе управления происходят во времена, что Вы желаете проверить результаты.

5. 	Edit the conformance graph and press the Store Results button. This will make the currently displayed results into the reference results. These then are displayed in a dimmed colour and the graph will compare any new results against them when it is re-simulated.

5. 	 Редактируйте граф соответствия, и нажмите кнопку Store Results. Это будет делать в настоящее время отображенные результаты в результаты ссылки. Они тогда отображены в недоступном цвете, и граф сравнит любые новые результаты сначала их, когда это заново моделируется.

6. 	Save the design - it is now ready to be used for verification purposes at a future date.

6. 	 Сохраните проект - теперь готово быть использованным для целей проверки в будущей дате.

Let us now suppose that due to component shortages, the values of R1 and C2 must be changed. If we make C2 100nf,  can we make R1 15k, and will the design still work within spec? The results of this experiment are shown below:

Позвольте нам теперь предполагать, что из-за составляющих нехваток, значения R1 и C2 должны быть изменены. Если мы делаем C2 100nf,   Мы можем делать R1 15КБ, и проект все еще будет работать в пределах спецификаций? Результаты этого эксперимента показываются ниже:

The answer is no. The output pulse is now slightly too short, and the following information appears in the simulation log for the graph:

Ответ - нет. Выходной импульс теперь слегка слишком короток, и следующие информационные появления в файле регистрации моделирования для графа:

Comparing Results...

Результаты Сравнения ...

Data mismatch at time 2.40m in trace 'Output'.

Данные не соответствуют во время 2.40m в следе 'Выводу'.

Data signatures were 'L' and 'H'.

Сигнатуры Данных были 'L' и 'H'.

Conformance analysis FAILED.

Анализ Соответствия ПОТЕРПЕЛ НЕУДАЧУ.

Note the graph cursor is positioned at the time of the first discrepancy i.e. 2.4ms

Примечание курсор графа установлено во время первого несоответствия то есть 2.4ms

There are in fact three ways to invoke a conformance analysis:

Имеются фактически три способа вызвать анализ соответствия:

By re-simulating the graph in the usual way - e.g. by pressing the space bar or using the Simulate Graph command on the Graph menu.

    Заново моделируя граф обычным способом - например, нажимая клавишу "пробел" или используя Моделированный Граф Команда на меню Graph.

Using the Conformance Analysis command on the Graph menu. This re-simulates all the conformance graphs in the design and reports any errors.

    Использование команды Conformance Analysis на меню Graph. Это заново моделирует все графы соответствия в проекте и сообщает о любых ошибках.

For advance users only - from the command line. Entering

    Для пользователей усовершенствования только - от командной строки. Ввод

ISIS <filename> /V

will perform a global conformance analysis as above.  If any graph fails ISIS sets an error level of 1. This allows multiple test-cases to be automatically validated from a batch file.

 Исполнит глобальный анализ соответствия как выше.   Если любой граф терпит неудачу, ISIS устанавливает уровень ошибок 1. Это позволяет многократным испытательным случаям быть автоматически утвержденным от пакетного файла.


GENERATORS AND PROBES

GENERATORS AND ИССЛЕДУЕТ

GENERATORS

Overview

Краткий обзор

A generator is an object that can be set up to produce a signal at the point at which it is connected. There are many types of generator, each of which generates a different sort of signal:

Генератор - объект, который может быть установлен, чтобы произвести сигнал в точке, в которой это связано. Имеются много тип генератора, каждый из которых генерирует различный сорт сигнала:

•	DC - Constant DC voltage source.

• 	   DC - Константа источник напряжения DC.

•	Sine - Sine wave generator with amplitude, frequency and phase control.

• 	   Синус - Генератор Синусоидальной волны с амплитудой, частотой и управлением стадии.

•	Pulse - Analogue pulse generator with amplitude, period and rise/fall time control.

• 	   Импульс - Аналоговый генератор импульса с амплитудой, периодом и повышением / падением управление время.

•	Exp - Exponential  pulse generator - produces pulses with the same shape as RC charge/discharge circuits.

• 	   Exp - Показательный   Генератор импульса - производит импульс с той же самой формой как RC схемы заряда / разгрузки.

•	SFFM - Single Frequency FM generator - produces waveforms defined by the frequency modulation of one sine wave by another.

• 	   SFFM - Отдельная Частота генератор FM - производит формы волны, определенные частотной модуляцией одной синусоидальной волны другим.

•	Pwlin - Piece-wise linear generator for arbitrarily shaped pulses and signals.

• 	   Pwlin - Кусочный линейный генератор для произвольно импульса имеющий форму и сигналов.

•	File - As above, but data is taken from an ASCII file.

• 	   Файл - Как выше, но данные получен от файла ASCII.

•	Audio - uses Windows WAV files as the input waveform. These are especially interesting when combined with Audio graphs as you can then listen to the effect of your circuit on audio signals.

• 	   Аудио - Использует Windows WAV файлы как входная форма волны. Они особенно интересны когда объединено с Аудио графами, поскольку Вы можете тогда слушать эффект вашей схемы на аудио сигналах.

•	DState - Steady state logic level

• 	   DState - Уровень логики Установившихся состояний

•	DEdge - Single logic level transition or edge.

• 	   DEdge - Отдельный логический переход уровня или край.

•	DPulse - Single digital clock pulse.

• 	   DPulse - Отдельный цифровой тактовый импульс.

•	DClock - Digital clock signal.

• 	   DClock - Цифровой сигнал клока.

•	DPattern - An arbitrary sequence of logic levels.

• 	   DPattern - Произвольная последовательность логических уровней.

The first eight generator types are considered to be analogue components and are simulated by the SPICE simulator kernel whilst rest relate to digital circuitry and are handled by DSIM.

Первые восемь тип генератора, как рассматривается, являются аналоговыми компонентами и моделируются ядром имитатора SPICE, пока остаток касается цифровой схемы и обработан DSIM.

Placing Generators

Размещение Генераторов

To Place a Generator:

Размещать Генератор:

1.	Obtain a list of generator types by selecting  the Gadget Mode icon and then the Generator icon. The list of generator types is then displayed in the Object Selector.

1. 	  Получите список тип генератора, выбирая   Значок Gadget Mode и затем значок Generator. Список тип генератора тогда отображен в Объектном Селекторе.

2.	Select the type of generator you wish to place from the selector. ISIS will show a preview of the generator in the Overview Window.

2. 	  Выберите тип генератора, который Вы желаете разместить от селектора. ISIS покажет предварительный просмотр генератора в Окне Краткого обзора.

3.	Use the Rotation and Mirror icons to orient the generator according to how you want to place it.

3. 	  Используйте значки Rotation и Mirror, чтобы ориентировать генератор согласно тому, как Вы хотите разместить это.

4.	Place the mouse in the Editing Window, press down the left mouse button and drag the generator to the correct position. Release the mouse button.

4. 	  Разместите мышь в Окно редактирования, прижмите левую кнопку мыши, и перетащите генератор к правильной позиции. Отвыпустите кнопку мыши.

You can place a generator directly on to an existing wire by placing it such that its connection point touches the wire. Alternatively you can place several generators in a free area of your design, and wire to them later.

    Вы можете размещать генератор непосредственно в на существующий провод, помещая это такой, что его точка соединения касается провода. Альтернативно Вы можете размещать несколько генераторов в свободную область вашего проекта, и проводить к ним позже.

When a generator is placed unconnected to any existing wires, it is given a default name of a question mark (?) to indicate that it is unannotated. When the generator is connected to a net (possibly when placing it if it is placed directly onto an existing wire) it is assigned the name of the net, or, if the net itself is unannotated, the component reference and pin name of the first pin connected to the net. The name of the generator will automatically be updated as it is unwired or as it is dragged from one net to another. You can assign your own name to the generator by editing the object, in which case the name becomes permanent and is not updated.

Когда генератор помещен несвязанным в любые существующие провода, этому дают по умолчанию имя вопросительного знака (?) Указывать, что это неаннотируется. Когда генератор связан с сетью (возможно при размещении этого, если это помещено непосредственно на существующий провод) это назначено имя сети, или, если сама сеть неаннотируется, составляющая ссылка и имя штырька первого штырька, связанного с сетью. Имя генератора будет автоматически модифицировано, поскольку это непроводит или поскольку это перемещается от одной сети до другого. Вы можете назначать ваше собственное имя к генератору, редактируя объект, когда имя становится постоянным и не модифицировано.

•	See NET NAMES in the ISIS manual for an explanation of nets and  net-naming.

 См. NET ИМЕНА В ISIS руководстве для объяснения сетей и   Называющий сеть.

Editing Generators

Редактирование Генераторов

Any generator may be edited using any of the general ISIS editing techniques, the easiest of which are either to click right (to tag) and then left (to edit), or to point at the generator and press CTRL+E.

Любой генератор может быть отредактирован, используя любую из общих ISIS методик редактирования, самый простой из которого должны или щелкать правым (чтобы отметить) и затем левым (чтобы редактировать), или указывать в генераторе и нажимают CTRL+E.

The Edit Generator dialogue form provides a number of common fields and then a further set of fields that change according to the generator’s type. The common fields are explained below:

Форма диалога Генератора Редактирования обеспечивает ряд общих полей и затем дальнейшим набором полей, которые изменяются согласно генератору ’ S тип. Общие поля объясняются ниже:

Name	The name of the generator.

Имя 	 Имя генератора.

You can change the name of a generator by typing in a new name into the name field. Once you have manually changed the name of a generator, ISIS will never replace it, even if you move the generator to a new net.

 Вы можете изменять имя генератора, печатая на новое имя в поле имени. Как только Вы вручную изменили имя генератора, ISIS никогда не будет заменять это, даже если Вы перемещаете генератор в новую сеть.

If you want a probe to revert to automatic naming, clear its name to the blank string by pressing ESC once, and then clicking OK.

 Если Вы хотите, чтобы исследование возвратилось к автоматическому обозначению, очистите его имя к пустой строке, нажимая ESC однажды, и затем щелкая OK.

Type	The type of generator. You can change the type of generator from the type placed by selecting the button for the new type required.

Тип 	 Тип генератора. Вы можете изменять тип генератора от типа, помещенного, выбирая кнопку для нового требуемого типа.

This control determines the generator specific fields that are displayed on the right hand side of the dialogue.

 Это управление определяет генератор специфические поля, которые отображены по правую руку диалога.

Current Source	With the exception of the DIGITAL generator, all the other types are capable of operating either as voltage or current sources. Checking this box causes the generator to be a current source.

Источник тока 	 За исключением ЦИФРОВОГО генератора, все другие типы способны к действию или как напряжение или источники тока. Проверка этого блока заставляет генератор быть источником тока.

Isolate Before	This check box controls whether or not a generator placed in the middle of a wire acts to 'break' the wire to which it is connected, isolating the net to which the generator points from the net behind it.

Изолируйте Прежде 	 Это управление переключателя, действительно ли генератор, помещенный в середину провода действует, чтобы 'остановить' провод, к, который это связано, изолируя сеть к который генератор, направляет(указывает) от сети позади этого.

The check box has no affect on a generator connected directly to a net by a single wire.

 Переключатель имеет не, затрагивают на генераторе, связанном непосредственно с сетью однопроволочным проводом.

Manual Edits	When checked, the generator’s properties are displayed as a textual property list. This is provided mainly for backward compatibility with previous versions of the software. However, advanced users may wish to use property expressions within generators’ properties, and this is only possible in the manual edit mode.

Ручные Редактирования 	 Когда проверено, генератор ’ S свойства отображены как текстовый список свойств. Этому обеспечивают главным образом для совместимости вниз с предыдущими версиями программного обеспечения. Однако, опытные пользователи могут желать чтобы использовать выражения свойства в пределах генераторов ’ Свойства, и это только возможны в ручном режиме редактирования.

DC Generators

DC Генераторы

The DC generator is used to generate a constant analogue DC voltage or current level. The generator has a single property which specifies the output level.

Генератор DC используем к, генерируют постоянный аналог напряжение DC или текущий уровень. Генератор имеет отдельное свойство, которое определяет выходной уровень.

Sine Generators

Генераторы Синуса

The Sine generator is used to produce continuous sinusoidal waves at a fixed frequency.  A number of parameters can be adjusted:

Генератор Синуса используем к, производят непрерывные синусоидальные волны в фиксированной частоте.   Ряд параметров может быть откорректирован:

•	The output level is specified  as a peak amplitude (VA) with optional DC offset (VO). The amplitude may also be specified in term of RMS or peak-peak values.

• 	   Выходной уровень определен   Как пиковая амплитуда (ЗНАЧЕНИЕ) с необязательным смещением DC (VO). Амплитуда может также быть определена в термине RMS или пиково - пиковых значений.

•	The frequency of oscillation can be given in Hz  (FREQ), or as a period (PER), or in terms of the number of cycles over the entire graph.

• 	   Частоту колебания можно давать в Гц   (FREQ), или как период (В), или в терминах числа циклов по полному графу.

•	A phase shift can be specified in either degrees (PHASE) or as a time delay (TD). In the latter case, oscillation does not start until the specified time.

• 	   Сдвиг стадии может быть определен или в степенях (СТАДИЯ) или как запаздывание (TD). В последнем случае, колебание не стартуется до указанного времени.

•	Exponential decay of the waveform after the start of oscillations is specified  by the damping factor, THETA.

• 	   Показательный распад формы волны после начала колебаний определен   Затухающим фактором, ТЕТОЙ.

Mathematically, the output is given by:

Математически, вывод дается:

for t >= TD.  For t < TD the output is simply the offset voltage, VO.

Для t> = TD.   Для t < TD вывод - просто напряжение смещения, VO.

Pulse Generators

Генераторы Импульса

The Pulse generator is used to produce a variety of repetitive input signals for analogue analyses. Square, saw-tooth and triangular waveforms can be produced, as well as single short pulses.. Note that the rise and fall times cannot be zero, so a truly square wave is not allowed. This is because instantaneous changes in general are not allowed in PROSPICE. The operation of the pulse generator is best described by the following diagram:

Генератор Импульса используем к, производят ряд повторных входных сигналов для аналоговых исследований. Квадрат, пилообразные и треугольные формы волны могут быть произведены, также как отдельные короткие импульс .. Примечание, что повышение и падение времена не могут быть нулевые, так что верно прямоугольная волна не позволяется. Это - то, потому что мгновенное изменение вообще не позволяется в PROSPICE. Операция генератора импульса лучшая описана в соответствии с следующей диаграммой:

where

Где

PER	-	The period of the waveform. If none is specified, then FREQ is used instead.

В 	 - 	 Период формы волны. Если ни один не определен, то FREQ Использован вместо этого.

FREQ	-	The frequency of the waveform. This defaults to one period for a transient analysis.

FREQ 	 - 	 Частота формы волны. Этот в единицу значений по умолчанию период для анализа переходных процессов.

V1	-	The low-level value of the output.

V1 	 - 	 Значение нижнего уровня вывода.

V2	-	The high-level of the output.

V2 	 - 	 Высокого уровня из вывода.

PW	-	The time for which the output is at V2 in each cycle. This does not include TR and TF.

PW 	 - 	 Время, в течение которого вывод является в V2 в каждом цикле. Это не включает TR И TF .

TR	-	The rise time - time taken between LOW and HIGH in each cycle. This defaults to 1ns.

TR 	 - 	 Время нарастания - время, полученное между LOW И HIGH В каждом цикле. Эти значения по умолчанию к 1ns.

TF	-	The fall time - time taken between HIGH and LOW in each cycle. This defaults to TR.

TF 	 - 	 Падение время - время, полученное между HIGH И LOW В каждом цикле. Эти значения по умолчанию к TR .

TD	-	The delay time. The output of the generator starts at V1, and will remain at this level for TD seconds.

TD 	 - 	 Задержка время. Вывод генератора начинается в V1 , И останется на этом уровне для TD Секунды.

Exponential Generators

Показательные Генераторы

The Exp generator produces the waveforms as an RC circuit under charging and discharging conditions. The parameters are best described by the diagram overleaf.

Exp генератор производит формы волны как RC схема при зарядке и разгрузке условий. Параметры лучшие описаны в соответствии с диаграммой на обороте.

where the parameters are

Где параметры

V1	-	The low-level value of the output.

V1 	 - 	 Значение нижнего уровня вывода.

V2	-	The high-level of the output.

V2 	 - 	 Высокого уровня из вывода.

TD1	-	The start time of the rise curve.

TD1 	 - 	 Начальное время кривой повышения.

TAU1	-  The time constant of the rise curve. This is the time for the voltage to reach approximately 0.63 of its full potential.

TAU1 	 -   Постоянная времени кривой повышения. Это - время для напряжения, чтобы достигнуть приблизительно 0.63 из его полного потенциала.

TD2	-  The start time of the fall curve. Note that TD2 is measured from zero.

TD2 	 -   Начальное время кривой падения. Примечание это TD2 Измерен от нуля.

TAU1	-  The time constant of the fall curve.

TAU1 	 -   Постоянная времени кривой падения.

Mathematically, the waveform is defined in three sections:

Математически, форма волны определена в трех разделах:

0 to TD1

TD1 to TD2

TD2 to TSTOP

Single Frequency FM Generators

Отдельная Частота FM Генераторы

The SFFM generator produces a waveform that represents the result of frequency modulating one sine-wave with another. Mathematically, this is represented as:

SFFM генератор производит форму волны, которая представляет результат частоты, модулирующей одну синусоидальную волну с другим. Математически, это представлено как:

where the parameters are

Где параметры

VO	-  The DC offset voltage.

VO 	 -   Напряжение смещения DC.

VA	-  The carrier amplitude.

ЗНАЧЕНИЕ 	 -   Амплитуда несущей.

FC	-  The carrier frequency.

FC 	 -   Несущая частота.

FS	-  The signal frequency.

FS 	 -   Частота сигнала.

MDI	-  The modulation index.

MDI 	 -   Индекс модуляции.

Piece-wise Linear Generators

Кусочные Линейные Генераторы

The Piece-wise Linear generator is used to produce analogue signals which are too complicated for a pulse generator, or to re-produce a measured waveform. The output waveform is described using pairs of values for time and output magnitude. The output of the generator at intermediate times is then linearly interpolated between the given times.

Кусочный Линейный генератор используем к, производят аналоговые сигналы, которые также усложнены для генератора импульса, или воспроизводить измеренную форму волны. Выходная форма волны описана, используя пары значений в течение времени и выходной величины. Вывод генератора в промежуточные времена тогда линейно интерполирован между данными временами.

The piece-wise linear generator dialogue form consists of a graph editor onto which you can drag and drop data points. Operation can be summarized as follows:

Кусочная линейная форма диалога генератора состоит из редактора графа, на которого Вы можете перетащить и опустить точки данных. Операция может быть получена в итоге следующим образом:

•	To place a new data point click left.

• 	   Размещать новую точку данных щелкают левым.

•	To move a data point, drag it using the left mouse button.

• 	   Чтобы перемещать точку данных, перетащите это использующий левую кнопку мыши.

•	To delete a data point click right.

• 	   Удалять точку данных щелкают правым.

The following constraints apply:

Следующие ограничения применяются:

•	There must always be a point at time zero, although its y-value can be changed  - i.e. you can only drag it up or down.

• 	   Должна всегда иметься точка в нуле времени, хотя его y-значение может быть изменено   - То есть Вы можете только перетаскивать это вверх или вниз.

•	If you attempt create a vertical edge, the graph editor will separate the two data points by the minimum rise/fall time value.

• 	   Если Вы делаете попытку, создают вертикальный край, редактор графа отделит эти две точки данных минимальным повышением / падением значение время.

If you have tabular data, you may find it easier to use manual edit mode. In this case, each data point is specified by a property of the form V(t). The following example shows how this works.

Если Вы имеете табличные данные, Вы можете находить это более легким для использования ручным режимом редактирования. В этом случае, каждая точка данных определена свойством формы V (t) . Следующий пример показывает, как это работает.

V(0)=0

V(2n)=0

V(3n)=1

V(5n)=1

V(6n)=0

If you have a large amount of data, you may find it easier to use a FILE generator instead.

Если Вы имеете большое количество данных, Вы можете находить это более легким для использования генератором FILE вместо этого.

File Generators

Генераторы Файла

The File  generator is used to drive a circuit from an analogue signal that is specified by series of time points and data values contained in an ASCII file. It is thus very similar to the piecewise linear generator except that the data values are held externally rather than being given as device properties.

Файл   Генератор - используемый к драйв схема от аналогового сигнала, который определен рядом точек времени и значений данных, содержащихся в файле ASCII. Это таким образом очень похоже на кусочный линейный генератор за исключением того, что значения данных удержаны внешне скорее чем то, что дали как свойства устройства.

The dialogue form has only one field, which specifies the name of the data file. There is no default extension for these files, and the file should be located in the same directory as the design file unless a full path is specified.

Форма диалога имеет только одно поле, которое определяет имя файла данных. Не имеется, по умолчанию расширение для этих файлов, и файла должно быть расположено в том же самом каталоге как файл проекта, если полный путь не определен.

Data File Format

Формат файла Данных

The ASCII data file should be formatted with one time/voltage pair on each line separated by white space (spaces or tabs, not commas). The time values must be in ascending order, and all values must be simple floating point numbers (no suffixes allowed).

Файл данных ASCII должен быть отформатирован одной парой времени / напряжения на каждой строке, отделенной незаполненным пространством (пространства или позиции, не запятые). Значения времени должны быть в порядке возрастания, и все значения должны быть простые числа с плавающей запятой (никакие суффиксы, позволенные).

Example

Пример

The following example data file produces three cycles of a saw-tooth waveform with rise time 0.9ms,  fall time 0.1ms and amplitude 1V.

Следующий файл данных примера производит три цикла пилообразной формы волны со временем нарастания 0.9ms,   Падение время 0.1ms и амплитуда 1V.

0	0

9E-4	1

1E-3	0

1.9E-3	1

2E-3	0

2.9E-3	1

3E-3	0

Audio Generators

Аудио Генераторы

The Audio  generator is used to drive a circuit from a Windows WAV file. In conjunction with Audio graphs they make it possible to hear the results of processing a sound signal through a simulated circuit.

Аудио   Генератор - используемый к драйв схема от Windows WAV файл. Вместе с Аудио графами они делают возможным слышать результаты об обработке звукового сигнала через моделируемую схему.

•	The filename is assumed to have a default extension of WAV, and should be located in the same directory as the DSN file unless a full path is specified.

• 	   Имя файла предположено, чтобы иметь по умолчанию расширение WAV, и должно быть расположено в том же самом каталоге как файл DSN, если полный путь не определен.

•	The amplitude can be specified either in terms of the maximum absolute value for positive and negative excursions, or as a peak to peak value.

• 	   Амплитуда может быть определена или в терминах максимального абсолютного значения для положительных и отрицательных отклонений, или как пик, чтобы достигнуть максимума значение.

•	A DC offset can be specified; if this is zero the output voltage will oscillate about zero.

• 	   Смещение DC может быть определено; если это нулевое, выходное напряжение будет колебаться относительно нуля.

•	For stereo WAV files, you can select which channel is played, or whether to treat the data as mono.

• 	   Для WAV файлов стерео, Вы можете выбирать, который канал запускают, или обработать ли данные как моно.

Digital Generators

Цифровые Генераторы

There are five sub-types of  digital generator:

Имеются пять подтипов   Цифровой генератор:

•	Single Edge - a single transition from low to high or high to low.

• 	   Отдельный Край - отдельный переход от низко до высокого или высокого к низко.

•	Single Pulse - a pair of transitions in opposite directions which together form a positive or negative pulse waveform. You can specify either the times of each edge (start time and stop time) or the start time and the pulse width.

• 	   Моноимпульс - пара переходов в противоположных направлениях, которые вместе формируют положительную или отрицательную форму волны импульса. Вы можете определять или времена каждого края (начальное время и останавливаться время) или начальное время и ширина импульса.

•	Clock - a continuous pulse train of even mark-space ratio. You can specify the starting value and the time of the first edge as well as the period or frequency. The period specifies the time for a whole cycle, not the width of a single mark or space.

• 	   Клок - непрерывная последовательность импульсов четного отношения пространства метки. Вы можете определять начальное значение и время первого края также как периода или частоты. Период определяет время для целого цикла, не ширина отдельной метки или пространства.

•	Pattern - this is the most flexible and can, in fact, generate any of the other types. The pattern generator is defined in terms of the following parameters:

• 	   Образец - это наиболее гибко и может, фактически, генерировать любые из других тип. Генератор испытательного сигнала определен в терминах следующих параметров:

Initial State	This is the value at time zero, and also the value used when finding the operating point in a mixed mode circuit.

 Начальное состояние 	 Это - значение в нуле времени, и также значение, использованное при обнаружении операционной точки в смешанной схеме режима.

First Edge	This is the time when the pattern actually starts; the output will remain at the initial state value until this time is reached.

Первый Край 	 Это - время, когда образец фактически начинается; вывод останется в значении начального состояния, пока это время не достигнуто.

Timing	Each step of the pattern can take the same time (Equal mark/space timing) or can have a different time for high and low values. In this case, the Pulse width specifies the time for logic ‘1’ values and the Space Time specifies the time for logic ‘0’ values.

Временной 	 Каждый шаг образца может брать то же самое время (Равная метка / пространство временной) или может иметь различное время для высоких и низких значений. В этом случае, Ширина импульса определяет время для логики ‘ 1 ’ Значения и Пространство Время определяет время для логики ‘ 0 ’ Значения.

Transitions	The output can be defined to run continuously till the end of the simulations, with the pattern repeating, or for a fixed number of edge transitions only.

Переходы 	 Вывод может быть определен, чтобы выполнить непрерывно до конца моделирований, с повторением образца, или для фиксированного числа граничных переходов только.

Bit Pattern	The default pattern is a simple alternative high-low sequence. Alternatively, a pattern string may be specified. The pattern string can contain the following characters:

Разрядный Образец 	 По умолчанию образец - простая альтернативная высоко - низкая последовательность. Альтернативно, строка образца может быть определена. Строка образца может содержать следующие символы:

0,L	-	Output waveform is to go to a strong low level (note upper-case 'L').

0 , L 	 - 	 Выходная форма волны должна идти к сильному низкому уровню (верхний регистр примечания 'L').

1,H	-	Output waveform is to go to a strong high level (note upper-case 'H').

1 , H 	 - 	 Выходная форма волны должна идти к сильному высокому уровню (верхний регистр примечания 'H').

l	-	Output waveform is to go to a weak low level (note lower-case 'l').

L 	 - 	 Выходная форма волны должна идти к слабому низкому уровню (нижний регистр примечания 'l').

h	-	Output waveform is to go a weak high level (note lower-case 'h').

H 	 - 	 Выходная форма волны должна идти слабый высокий уровень (нижний регистр примечания 'h').

F,f	-	Output is to go to a floating level.

F , F 	 - 	 Вывод должен идти к плавающему уровню.

•	Script - the generator will be controlled from a DIGITAL BASIC script. The generator is accessed in the script by declaring a PIN variable with the same name as the generator’s reference.

• 	   Сценарий - генератор будет управляться от ЦИФРОВОГО сценария BASIC. К генератору обращаются в сценарие, объявляя a PIN Переменная с тем же самым именем как генератор ’ S ссылка.


PROBES
GENERATORS AND PROBES

GENERATORS AND ИССЛЕДУЕТ

PROBES

ИССЛЕДОВАНИЯ

Overview

Краткий обзор

A probe is an object that can be set up to record the state of the net to which it is connected. There are two types of probe:

Исследование - объект, который может быть установлен, чтобы делать запись состояния сети, с которой это связано. Имеются два тип исследования:

•	Voltage probes - these can be used in both analogue or digital simulations. In the former they record true voltage levels, whilst in the latter they record logic levels and their strengths.

• 	   Вольтметровые щупы - они могут быть использованы в обоих аналоговых или цифровых моделированиях. В прежнем они делают запись истинных уровней напряжений, пока в последнем они делают запись логических уровней и их сил.

•	Current probes  - these can only be used in analogue simulations, and must be placed on a wire such the wire passes through the probe. The direction of measurement is indicated by the current probe graphic.

• 	   Текущие исследования   - Они могут только быть использованы в аналоговых моделированиях, и должны быть помещены в провод такие проводные проходы через исследование. Направление измерения обозначено текущим графическим символом исследования.

You cannot use current probes in digital simulations, or on buses.

    Вы не можете использовать текущие исследования в цифровых моделированиях, или на шинах.

Probes are most normally used in Graph Based Simulations, but can also be used in interactive simulations to display operating point data and to partition the circuit.

Исследования наиболее нормально используются в Графе Основанные Моделирования , Но может также быть использован в интерактивных моделированиях, чтобы показать операционные данные точки и выделять разделы схемы.

Placing Probes

Исследования Размещения

To Place a Probe:

Размещать Исследование:

1.	First select the Gadget Mode icon, and then select either the Voltage Probe or Current Probe icon. ISIS will show a preview of the probe in the Overview Window.

1. 	  Сначала выберите значок Gadget Mode, и затем выберите или Значок Current Probe или вольтметровый щуп. ISIS покажет предварительный просмотр исследования в Окне Краткого обзора.

2.	Use the Rotation and Mirror icons to orient the probe according to how you want to place it.

2. 	  Используйте значки Rotation и Mirror, чтобы ориентировать исследование согласно тому, как Вы хотите разместить это.

Note that, for a Current Probe correct orientation is important. Current flow is measured in the direction indicated by the arrow enclosed in a circle which forms part of the probes symbol.

    Примечание, что, для Текущего Исследования правильное направление важно. Текущий поток измерен в направлении, обозначенном стрелкой, включенной в круг, который формирует часть из символа исследований.

3.	Place the mouse in the Editing Window, press down the left mouse button and drag the probe to the correct position. Release the mouse button.

3. 	  Разместите мышь в Окно редактирования, прижмите левую кнопку мыши, и перетащите исследование к правильной позиции. Отвыпустите кнопку мыши.

You can place a probe directly on to an existing wire by placing it such that its connection point touches the wire. Alternatively you can place several probes in a free area of your design, and wire to them later.

    Вы можете размещать исследование непосредственно в на существующий провод, помещая это такой, что его точка соединения касается провода. Альтернативно Вы можете размещать несколько исследований в свободную область вашего проекта, и проводить к ним позже.

When a probe is placed unconnected to any existing wires, it is given a default name of a question mark ('?') to indicate that it is unannotated. When the probe is connected to a net (possibly when placing it if it is placed directly onto an existing wire) it is assigned the name of the net, or, if the net itself is unannotated, the component reference and pin name of the first pin connected to the net. The name of the probe will automatically be updated as it is unwired or as it is dragged from one net to another. You can assign your own name to the probe by editing the probe  in which case the name becomes permanent and is not updated.

Когда исследование помещено несвязанным в любые существующие провода, этому дают по умолчанию имя вопросительного знака ('?') чтобы указать, что это неаннотируется. Когда исследование связано с сетью (возможно при размещении этого, если это помещено непосредственно на существующий провод) это назначено имя сети, или, если сама сеть неаннотируется, составляющая ссылка и имя штырька первого штырька, связанного с сетью. Имя исследования будет автоматически модифицировано, поскольку это непроводит или поскольку это перемещается от одной сети до другого. Вы можете назначать ваше собственное имя к исследованию, редактируя исследование   Когда имя становится постоянным и не модифицировано.

Probe Settings

Параметры настройки Исследования

The Edit Probe dialogue form allows two parameters to be adjusted:

Форма диалога Исследования Редактирования позволяет двум параметрам быть откорректированной:

LOAD Resistance

LOAD Сопротивление

Voltage probes may be set to impose a load resistance on the schematic. This is useful where there would otherwise be no DC path to ground from the point being measured.

Вольтметровые щупы могут быть установлены, чтобы наложить сопротивление загрузки на схемном решении. Это полезно, где не иначе имелся бы никакой путь DC, чтобы основать от измеряемой точки.

Record Filename

Имя файла Записи

Both current and voltage probes can record data to a file which can then be played back using a Tape Generator. This feature allows you to create test waveforms using one circuit and then play them back into another.

И ток и вольтметровые щупы могут делать запись данных к файлу, который может тогда быть воспроизведен, используя Генератор Ленты. Эта особенность позволяет Вам создавать испытательные формы волны, используя одну схему и затем воспроизводить их в другой.

•	See Tapes and Partitioning  for more information.

 См. Ленты и Выделение разделов   Для получения дополнительной информации.


USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

Overview

Краткий обзор

Many of the major component manufacturers now provide SPICE compatible simulator models for their product lines. Since PROSPICE is based on the original Berkeley SPICE code, you should have relatively few problems in using such models. However, there are a number of issues which you need to understand before attempting to use 3rd party models:

Многие из главных составляющих изготовителей теперь обеспечивают SPICE совместимыми моделями имитатора для их производственных линий. С тех пор PROSPICE основан на оригинале Berkeley код SPICE, Вы должны иметь относительно немного проблем в использовании таких моделей. Однако, имеется ряд проблем, которые Вы должны понять перед попыткой чтобы использовать 3-ьи модели стороны:

•	A SPICE model is an ASCII netlist file. It contains no graphical information at all and cannot therefore be placed directly on a schematic. This means that you will need an ISIS library part for the device concerned as well as the SPICE model. Sadly, there is no standard file format whatsoever for schematic library parts, so you will usually need to draw this yourself.

• 	 Модель SPICE - ASCII netlist файл. Это не содержит никакую графическую информацию вообще и не может поэтому быть помещено непосредственно на схемном решении. Это означает, что Вы будете нуждаться в ISIS библиотечной части для обеспокоенного устройства также как модели SPICE. Печально, не имеется никакого стандартного формата файла вообще для схематических библиотечных частей, так что Вы будете обычно должны тянуть это непосредственно.

•	In a SPICE netlist, a model is called up by referring to a subcircuit using an X card. The binding of circuit nodes to model nodes is determined by the order in which circuit nodes are given on the X card. For example

• 	 В SPICE netlist, модель вызвана что касается подсхемы, используя X плату. Связывание узлов схемы к образцовым узлам определено порядком, в котором узлы схемы даются на X плате. Например

XU1 46 43 32

means that node 46 of the circuit is connected to node 1 of the model. Similarly node 46 binds to node 2 and node 32 binds to node 3.  Unfortunately, this scheme means that the model nodes are not named. Worse still, there is rarely any tie up between the model node numbers and the physical device pin numbers - for one thing, the physical package may have NC (not connected) pins, and these are hardly ever accounted for in numbering the nodes of a SPICE model. There can also be major complications with a multi-element device such as a TL074 - does the model implement one op-amp or four?

  	   Средства, что узел 46 из схемы связан с узлам 1 из модели. Подобно узел 46 связывает с узлам 2, и узел 32 связывает с узлам 3.   К сожалению, эта схема означает, что образцовые узлы не названы. Хуже все еще, имеется редко любая связь между образцовыми числами узла и физическими числами штырька устройства - с одной стороны, физический пакет может иметь NC (не связанным) штырьками, и они едва когда-либо составляются(объясняются) в нумерации узлов модели SPICE. Могут также иметься главные осложнения с мультиэлементным устройством типа TL074 - модель осуществляет один op-amp или четыре?

In practice, this means that some kind of explicit cross-referencing is needed to tell ISIS which SPICE model node number to use for each pin on the device, since neither the ISIS pin name nor the pin number can be used for the reasons given above. A special device property SPICEPINS has been introduced to make this as painless as possible.

    Практически, это означает, что некоторая явная система перекрестных ссылок необходима, чтобы сообщить ISIS, которое число узла модели SPICE чтобы использовать для каждого штырька на устройстве, с тех пор ни ISIS имени штырька ни числе штырька не может быть использовано по причинам, данным выше. Специальное свойство устройства SPICEPINS Был представлен, чтобы делать это настолько безболезненным насколько возможно.

•	There are many variants of SPICE in existence. The lowest common denominator is SPICE 2 and most models appear to be written to this standard. However, a significant number of manufacturers declare their models to be compatible with PSPICE™, a proprietary version of SPICE 2 which has been developed extensively beyond the original standard. Whilst SPICE3F5 has many features not supported by PSPICE™, PSPICE ™ has some primitive types that are different, and also uses a different syntax for some of the newer things that have been added to both products. The implication is, of course, that models specifically written for PSPICE™ may not work with PROSPICE.

• 	 Имеются много вариантов SPICE, уже существующего. Самый низкий знаменатель дроби - SPICE 2, и большинство моделей, кажется, записано в этот стандарт. Однако, существенное число изготовителей объявляет, что их модели будут совместимым с PSPICE ™, частная версия SPICE 2, который был разработан экстенсивно вне первоначального стандарта. Пока SPICE3F5 имеет много особенностей, не поддержанные PSPICE ™, PSPICE ™ имеет некоторые примитивные типы, которые являются различными, и также использует различный синтаксис для некоторых из более новых вещей, которые дополня к обоим изделиям. Значение, конечно, что модели, определенно написанные для PSPICE ™ не могут работать с PROSPICE.

In short, if a 3rd party model does not work properly, the first thing to check is that it was actually   written for SPICE 2 or SPICE 3.

    Короче говоря, если 3-ья модель стороны не работает должным образом, первая вещь проверять состоит в том, что это было фактически     Написанный для SPICE 2 или SPICE 3.

The really good news is that we ourselves have gathered together a large number (well over 1500 at the time of writing) of manufacturers’ models and created corresponding ISIS library parts for them.

Действительно хорошие новости - то, что сами мы собрали вместе большое количество (хорошо более чем 1500 во время написания) изготовителей ’ Модели и созданная передача ISIS библиотечные части для них.

You must, of course, appreciate that we can accept no responsibility for the accuracy or even functionality of these models, and that both ourselves and the manufacturers concerned disclaim any liability for losses of any kind whatsoever arising out of their use. In any case, there is never any guarantee that a circuit simulation will exactly reflect the performance of the real hardware and it is always advisable to build and test a physical prototype before entering into large scale production.

Вы должны, конечно, оценить, что мы не можем принимать никакую ответственность за точность или четные функциональные возможности этих моделей, и что и непосредственно и обеспокоенные изготовители отказываются от любой ответственности за потери любого вида безотносительно проистекающий их использование. В любом случае, имеется никогда не никакая гарантия, что схемотехническое моделирование точно отразит эффективность реальных аппаратных средств, и это всегда желательно к компоновке и испытанию физический прототип перед вступлением в крупномасштабную продукцию.


Using a SPICE Subcircuit (SUBCKT definition)
USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

Using a SPICE Subcircuit (SUBCKT definition)

Использование SPICE Подсхема (SUBCKT определение)

Our first example is an LMC660 OPAMP model held in the SPICE file SPICEMOD.LIB. This is provided as the file SPICE1.DSN in the samples directory and is shown below.

Наш первый пример - LMC660 OPAMP модель, удержанная в файле SPICE SPICEMOD.LIB. Этому обеспечивают как файл SPICE1. DSN в каталоге выборок и показывают ниже.

The op-amp component has been given three property assignments - PRIMITIVE, SPICEMODEL and SPICEPINS. Taking each of these in turn:

Op-amp компоненту дали три назначения свойства - PRIMITIVE , SPICEMODEL И SPICEPINS . Взятие каждого из них в свою очередь:

PRIMITIVE=ANALOGUE,SUBCKT

This assignment is the always the same for a component that is modelled by a SPICE subcircuit. It signifies that the component is to be simulated directly by SPICE3F5 and that it is represented by a SPICE subcircuit, rather than being an actual SPICE primitive.

Это назначение - всегда тот же самый для компонента, который оформлен подсхемой SPICE. Это показывает это, компонент должен моделироваться непосредственно SPICE3F5 и что это представлено подсхемой SPICE, скорее чем являющийся фактическим примитивом SPICE.

SPICEMODEL=LMC660,SPICEMOD.LIB

This line indicates the name of the subcircuit to use, and the name of the ASCII file that contains the subcircuit definition. Alternatively you could use

Эта строка указывает имя подсхемы чтобы использовать, и имени файла ASCII, который содержит определение подсхемы. Альтернативно Вы могли использовать

SPICEMODEL=LMC660

SPICEFILE=SPICEMOD.LIB

Some manufacturers supply many models in one file, others supply one file per model. It matters not. The subcircuit name must match exactly that used in the model file, so if the subcircuit were called LMC660/NS you must include exactly this text in the SPICEMODEL property.

Некоторые изготовители снабжают много моделей в одном файле, другие снабжают один файл в модель. Это имеет значение нет. Имя подсхемы должно соответствовать, точно, это использовало бы в образцовом файле, так, если подсхема была названа LMC660/NS, Вы должны включить точно этот текст в SPICEMODEL Свойство.

SPICE model files are searched for in the current directory, and on the Module Path as specified on the Set Paths dialogue form.

Файлы модели SPICE разыскиваются в текущем каталоге, и на Пути Модуля как определено на форме диалога Путей Набора.

SPICEPINS=POS IP,NEG IP,V+,V-,OP

The SPICEPINS property deals with the issue of binding ISIS pin names to SPICE model node numbers. To understand how this property is used, you need to look at the comments in the original SPICE model file:

SPICEPINS Свойство имеет дело с проблемой связывания ISIS имена штырька к числам узла модели SPICE. Чтобы понимать, как это свойство использовано, Вы должны смотреть на комментарии в оригинале модель SPICE file:

*/////////////////////////////////////////////////////////

*LMC660AM/AI/C CMOS Quad OP-AMP MACRO-MODEL

*////////////////////////////////////////////////////

*

* connections:      non-inverting input

*                   |   inverting input

*                   |   |   positive power supply

*                   |   |   |   negative power supply

*                   |   |   |   |   output

*                   |   |   |   |   |

*                   |   |   |   |   |

.SUBCKT LMC660      1   2  99  50  41

*

The ‘diagram’ lists the pin functions and their ordering on the SUBCKT line. It is important to realise that the numbers assigned relate to the internals of the model definition and are not in fact relevant to our purpose.  The key information is that the non-inverting input is the first node, the inverting input the second and so on. This determines how you construct the value of the SPICEPINS property, in that you give the ISIS pin names in the corresponding order. Pin names with spaces are OK, but be careful not to leave spaces before the commas. Alternatively you can put each pin name in quotes - this is essential if you have a pin name that contains a comma.

‘ Диаграмма ’ Списки функции штырька и их упорядочение на SUBCKT строке. Важно реализовать что числа Назначенный касаются внутренней организации образцового определения и не фактически уместен нашей цели.   Ключевая информация - то, что ввод не-инвертирования является первым узлам, инвертирование вводит второй и так далее. Это определяет, как Вы создаете значение из SPICEPINS Свойство, в который Вы даете ISIS имена штырька в соответствующем порядке. Имена Штырька с пространствами - OK, но будут внимательным, чтобы не оставить пространства перед запятыми. Альтернативно Вы можете помещать каждое имя штырька в кавычках - это существенно, если Вы имеете имя штырька, которое содержит запятую.

You need, of course, to know the ISIS pin names which are often hidden. These can be established by moving the mouse over the pin ends of the component, and observing the status line.

Вы нуждаетесь, конечно, знать ISIS имена штырька, которые часто скрываются. Они могут быть установлены, перемещая мышь по штырьку концы компонента, и соблюдая строку состояния.


Using a SPICE Model (MODEL card)
USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

Using a SPICE Model (MODEL card)

Использование Модели SPICE (плата MODEL)

For semiconductor devices, specifically diodes, transistors, JFETs and MOSFETs, SPICE models are usually specified in terms of a single MODEL card. This lists the parameter values for the appropriate SPICE primitive. The procedure is similar to that for a SUBCKT model, but actually a little simpler because the issue of pin name translation does not arise. Additionally, ISIS library parts already exist for the various types of  SPICE primitive - you will find them in ASIMMDLS.LIB.

Для полупроводниковых приборов, определенно диоды, транзисторы, ПЛОСКОСТНЫЕ ПОЛЕВЫЕ ТРАНЗИСТОРЫ и МОП-ТРАНЗИСТОРЫ, модели SPICE обычно определяются в терминах отдельной платы MODEL. Эти списки параметр оценивают для соответствующего примитива SPICE. Процедура подобна этому для SUBCKT модели, но фактически немного более простая, потому что проблема трансляции имени штырька не возникает. Дополнительно, ISIS библиотечные части уже существуют для различных тип   Примитив SPICE - Вы найдет их в ASIMMDLS.LIB.

Our second example, then, is a 2N2222 transistor, again held in the ASCII file SPICEMOD.LIB. This is provided as the file SPICE2.DSN in the samples directory.

Наш второй пример, тогда, является 2N2222 транзистором, снова удержанным в файле ASCII SPICEMOD.LIB. Этому обеспечивают как файл SPICE2. DSN в каталоге выборок.

The transistor has been given two property assignments - PRIMITIVE and SPICEMODEL.

Транзистору дали два назначения свойства - PRIMITIVE И SPICEMODEL .

Taking each of these in turn:

Взятие каждого из них в свою очередь:

PRIMITIVE=ANALOGUE,NPN

This assignment indicates that the device is to be simulated directly by PROSPICE as an NPN type primitive. If you pick a diode, transistor, JFET or MOSFET from the ASIMMDLS library, it will have the appropriate PRIMITIVE assignment already in place.

Это назначение указывает, что устройство должно моделироваться непосредственно PROSPICE как NPN примитив типа. Если Вы выбираете диод, транзистор, ПЛОСКОСТНОЙ ПОЛЕВОЙ ТРАНЗИСТОР или МОП-ТРАНЗИСТОР от ASIMMDLS библиотеки, это будет иметь соответствующим PRIMITIVE Назначение уже на месте

SPICEMODEL=Q2N2222,SPICEMOD.LIB

The SPICEMODEL assignment is essentially the same as for a SUBCKT model. It specifies the name of the model to use and the SPICE netlist file that contains it. Most manufacturers supply lots of MODEL definitions in a single file.

SPICEMODEL Назначение - по существу тот же самый что касается SUBCKT модели. Это определяет имя модели чтобы использовать и SPICE netlist файл, который содержит это. Большинство изготовителей снабжает большое количество определений MODEL отдельный файл.

SPICE model files are searched for in the current directory, and on the Module Path as specified on the Set Paths dialogue form.

Файлы модели SPICE разыскиваются в текущем каталоге, и на Пути Модуля Как определено на форме диалога Путей Набора.


SPICE MODEL LIBRARIES
USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

Spice Model Libraries

Библиотеки Модели Специи

The 3rd party SPICE model libraries supplied with PROSPICE are contained in binary library files similar to ISIS device and symbol libraries. We have done this for two reasons:

3-ья сторона библиотеки модели SPICE, поставленные PROSPICE содержится в двоичных библиотечных файлах, подобных ISIS устройству и библиотекам символа. Мы завершили это по двум причинам:

•	Many model files are extremely small and numerous and would waste a tremendous amount of space on hard disks with large cluster sizes if stored individually.

• 	   Много образцовых файлов чрезвычайно маленькие и многочисленные и тратили впустую бы огромное количество пространства на жестких дисках с большими размерами кластера если сохранено индивидуально.

•	When many models are contained in a single ASCII file, PROSPICE has to parse the whole file to use just one model and this is relatively slow.

• 	   Когда много моделей содержатся в отдельном файле ASCII, PROSPICE должен анализировать целый файл чтобы использовать только одна модель, и это - относительно медленно.

Where a SPICE model is contained in a SPICE model library (SML), the syntax for binding it to an ISIS library part is slightly different. For example, the LMC660 in the first example would instead have the properties:

Где модель SPICE содержится в библиотеке модели SPICE (SML), синтаксис для связывания этого к ISIS библиотечной части слегка различен. Например, LMC660 в первом примере вместо этого имел бы свойства:

PRIMITIVE=ANALOGUE,SUBCKT	(as before)

SPICEMODEL=LMC660

SPICEPINS=POS IP,NEG IP,V+,V-,OP	(as before)

SPICELIB=NATSEMI

The SPICELIB property gives the name of the SPICE model library file that contains the part. These files are searched for in the current directory, and on the Module Path as specified on the Set Paths dialogue form.

SPICELIB Свойство дает имя модели SPICE библиотечный файл, который содержит часть. Эти файлы разыскиваются в текущем каталоге, и на Пути Модуля как определено на форме диалога Путей Набора.

SPICE model libraries can be manipulated with the command line tools PUTSPICE.EXE and GETSPICE.EXE although we do not expect that ordinary users to create or gather sufficient numbers of models to warrant their use. Running either program without parameters will give usage information.

Библиотеки модели SPICE могут управляться с инстр.средствами командной строки PUTSPICE.EXE и GETSPICE.EXE, хотя мы не ожидаем что, что обычные пользователи создадут или соберут достаточные числа моделей, чтобы гарантировать их использование. Выполнение любой программы без параметров даст информацию использования.


*SPICE SCRIPTS
USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

*SPICE Scripts

*SPICE Сценарии

It is actually possible to type SPICE model definitions directly into ISIS and then call up the models from the relevant components on the schematic. For example, the transistor model for the 2N2222 could be entered into an ISIS script as follows:

Это фактически возможно к типу определения модели SPICE непосредственно в ISIS и затем вызывать модели от уместных компонентов на схемном решении. Например, транзисторная модель для 2N2222 могла быть введена в сценарий ISIS следующим образом:

*SCRIPT SPICE

.MODEL Q2N2222 NPN(IS=3.108E-15 XTI=3 EG=1.11 VAF=131.5 BF=300 NE=1.541

+ISE=190.7E-15 IKF=1.296 XTB=1.5 BR=6.18 NC=2 ISC=0 IKR=0 RC=1

+CJC=14.57E-12 VJC=.75 MJC=.3333 FC=.5 CJE=26.08E-12 VJE=.75

+MJE=.3333 TR=51.35E-9 TF=451E-12 ITF=.1 VTF=10 XTF=2)

*ENDSCRIPT

The transistor’s SPICEMODEL property would then be changed to

Транзистор ’ S SPICEMODEL Свойство было бы тогда изменено к

SPICEMODEL=Q2N2222

i.e. no filename specified.

То есть никакое указанное имя файла.

This feature might be most useful where a model is obtained on paper, or where you want to experiment interactively with the parameter values.

Эта особенность могла бы быть наиболее полезна, где модель получена на бумаге, или где Вы хотите экспериментировать в интерактивном режиме со значениями параметра.


Handling Model Simulation Failures
USING SPICE MODELS

ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ

Handling Model Simulation Failures

Обработка Образцовых Отказов Моделирования

Subcircuit models vary greatly in complexity and design. As a result, some models are easier to simulate than others. As a general rule, if PROSPICE could not simulate your circuit with its translated model, then not much else could either.

Модели Подсхемы изменяются очень по сложности и проекту. В результате, некоторые модели проще, чтобы моделировать чем другие. Как общее правило, если PROSPICE не мог бы моделировать вашу схему с ее оттранслированной моделью, то не много иначе мог также.

We have often found that problems are greatly worsened by poor circuit design. If you have an application note for the device, then compare it with your circuit to see if, for example, you are not allowing enough input current to bias the input stage successfully. The model designer almost certainly made the model work with circuits similar to those in an application note, rather than in a general case.

Мы часто находили, что проблемы очень ухудшены на бедное проектирование интегральных микросхем. Если Вы имеете прикладное примечание для устройства, то сравниваете это с вашей схемой, чтобы смотреть, не ли, например, Вы позволяете достаточно входного тока, чтобы сместить входную стадию успешно. Образцовый проектировщик почти конечно сделал образцовую работу со схемами, подобными тем в прикладном примечании, скорее чем в общем случае.

ProSPICE can be made more stable (but less accurate) by increasing the value of GMIN. The default is 1E-14, so good values to try are 1E-13 and 1E-12. At values like 1E-6, it is likely that any simulation results will bear no relation to reality at all, so pick the lowest value you can.

ProSPICE может быть сделан более устойчивым (но менее точным) увеличивая значение GMIN . По умолчанию - 1E-14, так что хорошие значения, чтобы пробовать - 1E-13 и 1E-12. В значениях подобно 1E-6, вероятно, что любые результаты моделирования не перенесут никакое отношение к действительности вообще, так выберет самое низкое значение, Вы можете.


GROUND AND POWER RAILS
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

GROUND AND POWER RAILS

ОСНОВАЙТЕ AND POWER ШИНЫ

Why You Need a Ground

Почему Вы Нуждаетесь в Земле

All simulations require a ground net be defined - otherwise, placing a probe on a particular net has no meaning as the voltage on that net must be defined in terms of a fixed reference point. In fact, there is a further requirement that all parts of the circuit must have a DC path to ground, as probing a point in the circuit that is attached to a floating network is equally meaningless. For example, in the circuit below, asking for the voltage at  VB is meaningless

Все моделирования требуют, чтобы сеть земли была определена - иначе, помещая исследование на специфической сети не имеет никакого значения, поскольку напряжение на той сети должно быть определено в терминах фиксированной контрольной точки. Фактически, имеется дальнейшее требование, чтобы все части схемы имели путь DC, чтобы основать, как исследование точки в схеме, которая приложена к плавающей сети, одинаково бессмысленен. Например, в схеме ниже, прося о напряжении в   VB бессмысленен

because the secondary side is floating. In theory, we could have provided two pinned probes (as with a real multimeter) but there are serious mathematical difficulties in solving circuits without a ground, and more to the point, Berkeley University have not addressed them in SPICE3F5.

Потому что вторичная сторона плавающая. В теории, мы могли обеспечить два скрепленных исследования (как с реальным комбинированным прибором) но имеются серьезные математические трудности в решении схем без земли, и более к сути, Berkeley Университет не адресовали их в SPICE3F5.

The key point, then, is that all sections of your circuit must have a DC path to ground. The good news is that ProSPICE checks this for you, and will report as warnings any nets which it considers do not meet this criterion. In most cases, the simulation will then fail.

Ключевая точка, тогда, - то, что все разделы вашей схемы должны иметь путь DC к земле. Хорошие новости - то, что ProSPICE проверяет это для Вас, и сообщит как предупреждения любые сети, которые это рассматривает, не выполняют этот критерий. В большинстве случаев, моделирование тогда будет терпеть неудачу.

Another circuit configuration which has caused trouble in the past is shown below:

Другая конфигурация схемы, которая вызвала неприятность в прошлом, показывается ниже:

Here, the presence of coupling capacitor C1 means that the output probe has no DC path to ground. Consequently, the simulator cannot resolve the operating point for the output, because the operating point is computed with all capacitors open circuit. We have chosen to resolve this by making capacitors very slightly leaky. Therefore, in the absence of any other DC path, the operating point at the output is computed with C1 fully discharged.

Здесь, присутствие связи конденсатора C1 означает, что выходное исследование не имеет никакого пути DC к земле. Следовательно, имитатор не может решать операционную точку для вывода, потому что операционная точка вычислена со всеми конденсаторами открытая схема. Мы выбрали, чтобы решить это, делая конденсаторы, очень слегка прохудившиеся. Поэтому, в отсутствии любого другого пути DC, операционная точка в выводе вычислена с C1, полностью разгруженным.

The leakyness of capacitors is determined by the simulator control property GLEAK, which is an admittance with default value 1E-12Mho. Setting this value to zero makes capacitors non leaky, as with traditional SPICE simulators.

Прохудившийся из конденсаторов определен свойством управления имитатора GLEAK, который является полной проводимостью со значением по умолчанию 1E-12Mho. Установка этого в нуль значения делает конденсаторы, не прохудившиеся, как с традиционными имитаторами SPICE.

Apart from the simulation of the innards of DRAM memory circuitry we cannot foresee any problems with this scheme, and it will save relative beginners from many strange error messages. In any case, real capacitors generally have leakage considerably more than a million megohms.

Кроме моделирования innards схемы памяти DRAM мы не можем предвидеть любые проблемы с этой схемой, и это сохранит относительных новичков от многих странных сообщений об ошибках. В любом случае, реальные конденсаторы вообще имеют утечку значительно больше чем миллион мегомов.

The ground net in a circuit can be defined either explicitly or implicitly. An explicit ground is defined by placing an unlabelled Ground terminal, as on the bottom end of RF2, above. You can also label a wire with the text GND if space is tight.

Заземляющая сеть в схеме может быть определена или явно или неявно. Явная земля определена, помещая непомеченную Клемму заземления, как на основании конец RF2, выше. Вы можете также метка провод с текстом GND Если пространство плотно(напряженно).

An implicit ground can be created through the use of a power rail, single pinned generator, loaded probe or a digital output, as well as by using any model that contains an internal grounded node.

Неявная земля может быть создана с помощью мощной шины, отдельного скрепленного генератора, загружен исследование или цифровое устройство вывода, также как, используя любую модель, которая содержит внутреннего основанного узла.

Power

Сила

In general you should specify the power supply voltages for your simulations using the Power Rail Configuration dialogue form in ISIS - you can access this from the Design menu.

Вообще Вы должны определить напряжения электропитания для ваших моделирований, используя Мощную форму диалога Конфигурации Шины в ISIS - Вы можете обращаться к этому от меню Design.

There are essentially two stages to using this form:

Имеются по существу две стадии к использованию этой формы:

•	Create one or more power supplies as required using the New button. Once you have created each supply, you can set its voltage via the Voltage field.

• 	   Создайте один или большее количество источников питания как требуется использование Нового Кнопка. Как только Вы создали каждую поставку, Вы можете устанавливать ее напряжение через поле Voltage.

•	Connect one or more power nets to each power supply by highlighting the names in the left hand list and then clicking the Add button.

• 	   Соединитесь один или большее количество мощных сетей к каждому электропитанию, высвечивая имена в левом списке и затем щелкая Дополняющийся Кнопка.

Note also:

Примечание также:

•	Power nets are created as a result of placing power terminals on the schematic and also when your design uses devices which have hidden power pins.

• 	   Мощные сети созданы в результате размещения мощных зажим на схемном решении и также, когда ваш проект использует устройства, которые скрыли мощные штырьки.

•	You cannot simulate a design which has unconnected power nets - attempting to do so will result in error(s) from the netlist compiler.

• 	   Вы не можете моделировать проект, который имеет несвязанные мощные сети - делающий попытку делать, так кончится по ошибке (s) от netlist транслятора.

•	You can also define power supplies on the schematic by placing power terminals with names of the form +5, -5 or +10V, -10V. The ‘+’ and ‘-‘ symbols are crucial; a label such as 5.0V will not do

• 	   Вы можете также определять источники питания на схемном решении, помещая мощные зажимы с именами формы +5, -5 или +10V, -10V. ‘ + ’ И ‘ - ‘ Символы критические; метка типа 5.0V не будет делать

•	ISIS provides a default power rail configuration which powers VCC/VDD at +5V and VEE at -5V. VSS and GND are assumed to be interconnected. These defaults mean that most TTL, CMOS and microprocessor devices from the standard libraries can be simulated without  the need to explicitly define any power supply connections.

• 	   ISIS обеспечивает по умолчанию мощную конфигурацию шины который степенями VCC/VDD в +5V и VEE в -5V. Vss и GND предположены, чтобы быть связанным. Эти значения по умолчанию подразумевают, что большинство TTL, CMOS и устройств микропроцессора от стандартных библиотек может моделироваться без   Потребность явно определять любые подключения электропитания.

•   Further information on Power Rail Configuration may be found in the ISIS manual.

    Дальнейшая информация относительно Мощной Конфигурации Шины Может быть найден в ISIS руководстве.


INITIAL CONDITIONS
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

INITIAL CONDITIONS

НАЧАЛЬНЫЕ УСЛОВИЯ

Overview

Краткий обзор

Whenever any type of simulation is performed, the first thing that PROSPICE does is to compute the operating point of the circuit - that is the steady state conditions that apply prior to any input signals being applied. There are two distinct modes of operation associated with computing these values:

Всякий раз, когда любой тип моделирования выполнен, первая вещь, что PROSPICE вычислять операционную точку схемы - который является условиями установившегося состояния, которые применяются до любых входных применяемых сигналов. Имеются два отличных режима работы, связанные с вычислением этих значений:

• 	The operating point is found with all capacitors charged and inductors fluxed. In this case, a Transient Analysis will show the behaviour of the circuit as though power were applied  sufficiently prior to time zero that by the start of the simulation everything had settled down. This is the default mode of operation, and given the ability to specify initial conditions for particular components and/or node voltages, serves for most  purposes.

• 	  Операционная точка найдена со всеми заряженными конденсаторами и катушками индуктивности fluxed. В этом случае, Переходном процессе Анализ покажет поведение схемы, как если бы сила была применена   Достаточно до нуля времени, что началом моделирования все поселилось(успокоилось). Это - по умолчанию режим работы, и данное способность определить начальные условия для специфических компонентов и-или напряжений узла, служит для больше всего   Цели.

•	The operating point is found with all capacitors short circuited and inductors open circuit. In this case, a Transient Analysis will show the behaviour of the circuit as though power were applied at time 0. This mode of operation can be selected by unchecking the Compute Operating Point option on the graph.

• 	   Операционная точка найдена со всеми конденсаторами коротким circuited и катушками индуктивности открытой схемой. В этом случае, Анализе переходных процессов Покажет поведение схемы, как если бы сила была применена во время 0. Этот режим работы может быть выбран, непроверяя опцию Compute Operating Point на графе.

In either case, it is possible to specify the initial conditions for particular components or node voltages. This is especially useful for circuits which are oscillators, or for which circuit operation depends on particular capacitor being discharged at time zero. Indeed, the concept of a steady state operating point is meaningless for an oscillator, and the simulation may fail completely if some initial conditions are not given.

Или в случае, возможно определить начальные условия для специфических компонентов или напряжений узла. Это особенно полезно для схем, которые являются генераторами, или для которого операция схемы зависит от специфического конденсатора, разгружаемого во нуле время. Действительно, концепция установившегося состояния, использующего точку бессмысленна для генератора, и моделирование может терпеть неудачу полностью, если некоторые начальные условия не даются.

Specifying Initial Conditions for a Net

Определение Начальных Условий для Сети

The easiest way to specify initial conditions is often to indicate the starting voltage for a particular net.

Самый простой способ определять начальные условия должен часто указать стартовое напряжение для специфической сети.

In the above circuit, this is achieved by adding a wire label with the text IC=0 to the probed net. Without this assignment, PROSPICE would compute the steady state value of the voltage on C1 i.e. 1 Volt and the graph would show VC as a horizontal straight line.

В вышеупомянутой схеме, это достигнуто, дополняя проводную метку с текстом IC=0 К исследованной сети. Без этого назначения, PROSPICE вычислил бы значение установившегося состояния напряжения на C1 то есть 1 Вт, и граф покажет VC как горизонтальная прямая строка.

For nets which interconnect only digital components, you should use logic states for initial conditions - e.g. 1,0,H,L,HIGH,LOW,SHI,WHI,SLO,WLO or FLT and assign them to the BS (Boot State) property. For mixed nets, you should specify an initial voltage - this will be automatically propagated as a logic level to the digital components.

Для сетей, которые связывают только цифровые компоненты, Вы должны использовать логическую состоянию для начальных условий - например. 1 , 0 , H , L , HIGH , LOW , SHI , WHI , SLO , WLO Или FLT И назначите их на BS ( Загрузить Состояние) свойство. Для смешанных сетей, Вы должны определить начальное напряжение - это будет автоматически размножено как логический уровень к цифровым компонентам.

Specifying Initial Conditions for Components

Определение Начальных Условий для Компонентов

This option is only available when PROSPICE does not compute the initial operating point - i.e. when the Initial DC Solution option on the graph is not checked. In this case, all node voltages will be zero at time zero, except for nets with initial condition properties as described above. Under these conditions, it is then possible to specify initial conditions for particular components. For example, you could add the property

Эта опция только доступна, когда PROSPICE не вычисляет начальную операционную точку - то есть когда Начальная опция Solution DC на графе не проверена. В этом случае, все напряжения узла будут нулевые в нуле времени, если бы не сети с начальными свойствами условия как описано выше. При этих условиях, тогда возможно определить начальные условия для специфических компонентов. Например, Вы могли дополнять свойство

IC=1

to C1 in the previous example such that C1 started from its steady state value of 1 Volt.

К C1 в предыдущем примере такой, что C1, начатый с его значения установившегося состояния 1 Вт.

Details of the IC properties supported by the various SPICE primitives are given in the chapter on modelling.

Подробности свойств ИС, поддержанных различными примитивами SPICE даются в главе по моделированию.

In some ways it is a shame that this option is not available when the operating point is computed, but this is how SPICE3F5 has been coded by Berkeley. However, we have added the PRECHARGE property as a remedy to this problem.

Некоторыми способами это - позор, что эта опция не доступна, когда операционная точка Вычисленный, но это - то, как SPICE3F5 был кодирован Berkeley. Однако, мы дополняли PRECHARGE Свойство как средство к этой проблеме.

NS (NODESET) Properties

NS (NODESET) Свойства

Occasionally, when a simulation fails to find the operating point, it can be useful to give SPICE a hint as to the initial values to use for particular nets. This is different from setting the initial conditions in that the value given is only used for the first iteration, and the net then ‘floats’ to whatever value the matrix solution converges at. It is, then, an aid to convergence and should not affect the actual operating point solution.

Иногда, когда моделирование будет не в состоянии находить операционную точку, может быть полезно дать SPICE подсказку относительно начальных значений чтобы использовать для специфических сетей. Это отличается от установки начальных условий в этом, данное значение только использовано для первой итерации, и сети тогда ‘ Плавания ’ К любому значению матричное решение сходится в. Это, тогда, помощь сходимости и не должно затронуть фактическое операционное решение точки.

Such convergence hints can be specified using the NS net property, so placing a wire label with the text NS=10 will suggest a starting value of 10 Volts for that net.

Такие подсказки сходимости могут быть определены, используя NS Сетевое свойство, так размещение проводной метки с текстом NS=10 предложит начальное значение 10 Вт для той сети.

PRECHARGE Properties

PRECHARGE Свойства

A further option for specifying the initial conditions is the PRECHARGE property. This may be assigned to any capacitor or inductor in the circuit and specifies either voltage across the device or the current flowing through it respectively.

Дальнейшая опция для определения начальных условий - PRECHARGE Свойство. Это может быть назначено на любой конденсатор или катушку индуктивности в схеме и определяет или напряжение через устройство или ток, текущий через это соответственно.

The PRECHARGE property is a Labcenter specific addition to SPICE, and differs from the IC property in that it is applied irrespective of whether the Initial DC Solution option is selected or otherwise.

PRECHARGE Свойство - Labcenter специфическое добавление SPICE, и отличается от свойства ИС, в котором это применено независимо от того, выбрана ли Начальная опция Solution DC или иначе.


TEMPERATURE MODELLING
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

TEMPERATURE MODELLING

ТЕМПЕРАТУРНОЕ МОДЕЛИРОВАНИЕ

The SPICE3F5 kernel provides extensive support for modelling the effects of temperature. The scheme operates as follows:

SPICE3F5 ядро обеспечивает обширную поддержку для моделирования эффектов температуры. Схема работает следующим образом:

•	There is a global property TEMP, which will, if nothing else is done, apply to all components in the circuit.

• 	   Имеется глобальное свойство TEMP , Который, если ничто иное не завершившему,, обратится к всем компонентам в схеме.

•	The temperature of individual components can be specified by giving them their own TEMP property.

• 	   Температура индивидуальных компонентов может быть определена, давая им их собственный TEMP Свойство.

•	Where parameters for a device model vary according to the temperature at which they were measured, this temperature can be specified globally and/or individually by TNOM properties.

• 	   Где параметры для модели устройства изменяются согласно температуре, в которой они были измерены, эта температура может быть определена глобально и-или индивидуально TNOM Свойства.

Temperature modelling is provided for resistors, diodes, JFETs,  MESFETs, BJTs, and level 1, 2, and 3 MOSFETs. BSIM models are expected to have been created for specific temperatures. No temperature dependency is implemented for digital primitives.

Моделирование Температуры обеспечивается для резисторов, диодов, ПЛОСКОСТНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ,   ПОЛЕВЫЕ ТРАНЗИСТОРЫ С ЗАТВОРОМ НА ОСНОВЕ БАРЬЕРА ШОТКИ, BJTs, и уровень 1, 2, и 3 МОП-ТРАНЗИСТОРА. BSIM модели, как ожидается, будут созданный для специфических температур. Никакая температурная зависимость не осуществлена для цифровых примитивов.

However, it is very important to realize that most equivalent circuit models for ICs will not model temperature effects correctly. This is because such models usually use ideal controlled sources and other macro modelling primitives, rather than containing an exact replica of the device internals. Once such primitives are used, it is unlikely that the model will show correct temperature dependent behaviour unless someone has taken the trouble to make it do so.

Однако, очень важно понять, что большинство моделей схемы замещения для ИС будет не образцовые температурные эффекты правильно. Это - то, потому что такие модели обычно используют идеал управляемые источники и другая макрокоманда, моделирующая примитивы, скорее чем содержащий точная точная копия внутренней организации устройства. Как только такие примитивы использованы, маловероятно, что модель покажет правильное температурное зависимое поведение, если кто - то не получил неприятность, чтобы заставить это делать так.


THE DIGITAL SIMULATION PARADIGM
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

THE DIGITAL SIMULATION PARADIGM

ЦИФРОВАЯ ПАРАДИГМА МОДЕЛИРОВАНИЯ

Nine State Model

Девять Модели Состояния

You might think that a digital simulator would model just high and low states, but in fact DSIM models a total of nine distinct states:

State Type	Keyword	Description
Power High	PHI	Logic 1 power rail.
Strong High	SHI	Logic 1 active output.
Weak High	WHI	Logic 1 passive output.
Floating	FLT	Floating output - high-impedance.
Undefined	WUD	Mid voltage from analogue source.
Contention	CON	Mid voltage from digital conflict.
Weak Low	WLO	Logic 0 passive output.
Strong Low	SLO	Logic 0 active output.
Power Low	PLO	Logic 0 power rail.
Essentially, a given state contains information about its polarity - high, low or mid-way -and its strength. Strength is a measure of the amount of current the output can source or sink and becomes relevant if two or more outputs are connected to the same net.

Вы могли бы думать, что цифровой имитатор будет модель только высокая и низкая состояния, но фактически DSIM модели общее количество девяти отличной состоянии:

For example, if an open-collector output is wired through a resistor to VCC, then when the output is pulling low, both a Weak High and a Strong Low are applied to the net. The Strong Low wins, and the net goes low. On the other hand, if two tristate outputs both go active onto a net, and drive in opposite directions, neither output wins and the result is a Contention state.

Например, если вывод с открытым коллектором пров через резистор к VCC, то, когда вывод извлекает низко, и Слабый Высокий и Сильный Низкий применены к сети. Сильные Низкие победы, и сеть переходят низко. С другой стороны, если два вывода с тремя состояниями и идут активными на сеть, и драйв в противоположных направлениях, никаких выходных победах, и результат - Состязательное состояние.

This scheme permits DSIM to simulate circuits with open-collector or open-emitter outputs  and pull up resistors, and also circuits in which tristate outputs oppose each other through resistors - a kind of poor man's multiplexer if you like. However, it is important to remember that DSIM is a digital simulator only and cannot model behaviour which becomes decidedly analogue. For example, connecting overly large resistors up to TTL inputs would work OK in DSIM but would fail in practice due to insufficient current being drawn from the inputs.

Эта схема разрешает DSIM моделировать схемы с или с открытым эммитером выводами с открытым коллектором   И извлеките резисторы, и также схемы, в которых выводы с тремя состояниями выступают против(противопоставляют) друг друга через резисторы - мультиплексор своего рода бедного человека, если Вы любите. Однако, важно помнить, что DSIM - цифровой имитатор, только и не может образцовое поведение который ста решительно аналогом. Например, соединяясь чрезмерно большие резисторы до вводов TTL работали бы OK в DSIM, но будут терпеть неудачу в практике из-за недостаточного тока, тянул от вводов.

The Undefined State

Неопределенное Состояние

Where an input to a digital model is undefined, this is propagated through the model according to what might be described as common sense rules. For example, if an AND gate has an input low, then the output will be low, but if all but one input is high, and that input is undefined then the output will be undefined.

Где ввод к цифровой модели неопределен, это размножено через модель согласно тому, что могло бы быть описано как правила здравого смысла. Например, если AND, шлюз имеет ввод низко, то вывод будет низок, но если почти один ввод, высок, и тот ввод неопределен, тогда вывод будет неопределен.

•	Edge triggered devices require a transition from a positively defined logic 0 to logic 1 (or vice versa) for an edge to be detected. Transitions from 0 or 1to undefined and back are not counted as edges.

• 	   Запускаемые фронтом устройства требуют перехода от положительно определенной логики 0 к логике 1 (или наоборот) для края, который будет обнаружен. Переходы от 0 или 1to неопределенный и обратный не подсчитаны как грани.

•	The more complex sequential logic devices (counters, latches etc.) will often undefined inputs to a logic 0 or logic 1, according to the coding of their internal logic. This is not unlike real life!

• 	   Более сложные последовательные логические устройства (счетчики, защёлки и т.д.) будут часто неопределенные вводы к логике 0 или логики 1, согласно кодированию их внутренней логики. Это мало чем отличается от реальной жизни!

Floating Input Behaviour

Плавающее Входное Поведение

It is common, if not altogether sound practice to rely on the fact that unconnected TTL inputs behave as though connected to a logic 1. This situation can arise both as result of omitted wiring, and also if an input is connected to an inactive tristate output. DSIM has to do something in these situations since the internal models assume true logical behaviour with inputs expected to be either high or low.

Это общее, если не в целом звуковая практика, чтобы положиться на факт, что несвязанные вводы TTL ведут себя как если бы соединялся с логикой 1. Эта ситуация может возникать, и как результат опущенного телеграфирования, и также, если ввод связан с неактивным выводом с тремя состояниями. DSIM должен делать кое-что в этих ситуациях, так как внутренние модели предполагают истинное логическое поведение со вводами, ожидаемыми, чтобы быть или высоко или низко.

This is catered for through the FLOAT property. This may be assigned either directly to a component, or an an Interface Model. In particular, the interface model for TTL parts has the assignment:

Это обслужено через С ПЛАВАЮЩЕЙ ТОЧКОЙ Свойство. Это может быть назначено или непосредственно на компонент, или Модель Интерфейса. В частности модель интерфейса для частей TTL имеет назначение:

FLOAT=HIGH

which causes floating inputs to be interpreted as logic 1 levels.

Который заставляет плавающие вводы интерпретироваться как логика 1 уровни.

To specify that floating inputs be taken as logic 0, use

Определять что плавающие вводы быть полученным как логика 0, использование

FLOAT=LOW

Otherwise, floating inputs will be taken to be at the Undefined state. See The Undefined State for more information.

Иначе, плавающие вводы попадут в - в Неопределенном Состояние. См. Неопределенное Состояние Для получения дополнительной информации.

Glitch Handling

Обработка Сбоя

In designing DSIM we debated at great length how it should handle the simulation of models subjected to very short pulses. The fundamental problem is that, under these conditions, a major assumption of the DSIM paradigm - that the models behave purely digitally - starts to break down. For example, a real 7400 subjected to a 5ns input pulse will generate some sort of pulse on its output, but not one that meets the logic level specifications for TTL. Whether such an output pulse would clock a following counter is then a matter dependent on very much analogue phenomena.

В проектировании DSIM мы обсудили в большой длине, как это должно обработать моделирование моделей, подвергнутых очень коротким импульсу. Фундаментальная проблема состоит в том, что, при этих условиях, главное предположение о DSIM парадигме - что модели ведут себя вполне в цифровой форме - начинает сломаться. Например, реальный 7400 подвергнутый 5ns входной импульс генерирует некоторый вид импульса на его выводе, но не один, который выполняет логические спецификации уровня для TTL. Синхронизировал ли бы такой выходной импульс следующий счетчик - тогда вопрос, зависящий очень аналоговые явления.

The best one can do is to consider the extremes, namely:

Лучший один может делать, должен рассмотреть крайности, а именно:

•	A 1ns input pulse will not propagate at all.

• 	   1ns входной импульс не будет размножаться вообще.

•	A 20ns pulse will come through nicely.

• 	   20ns импульс проникнет приятно.

Somewhere in between, the gate will cease to propagate pulses properly and could be said to suppress glitches. This gives us the concept of a Glitch Threshold Time, which can be an additional property of the model along with the usual TDLH and TDHL.

Где-нибудь между, шлюз прекратит размножать импульс должным образом и мог как считают, подавлял Сбои. Это дает нам концепцию Порога Сбоя Время, которое может быть дополнительное свойство модели наряду с обычным TDLH И TDHL .

Another subtlety concerns whether the glitch is suppressed at the input or the output of a model. To resolve this, consider a 4-16 decoder driven from a ripple counter as shown overleaf.

Другая тонкость касается, подавлен ли сбой при вводе или выводе модели. Чтобы решать это, рассмотрите 4-16 декодера, ведомые от счетчика пульса как показано на обороте.

The outputs of the ripple counter are staggered, and thus the possibility arises of the decoder generating spurious pulses as the inputs pass through intermediate states. This situation is shown in the following graph:

Выводы счетчика пульса поражены, и таким образом возможность возникает декодера, генерирующего поддельные импульс как проход вводов через промежуточную состоянию. Эта ситуация показывается в следующем графе:

The above graph was produced with TGQ=0 for the 74154

 Вышеупомянутый граф был произведен с TGQ=0 для 74154

Taking the first glitch an example of the phenomenon, as U1(QA) falls for the first time, it beats the rise of U1(QB) and an intermediate input state of 0 is passed to the decoder for approximately 10ns. The question is whether the decoder can actually respond to this or not, and even more to the point, what would happen if the input stagger was only 1ns or 1ps? Clearly, in the last two cases the real device would not respond, and this tells us that we must handle glitches on the outputs rather than the inputs. This is because, in the above example, the input pulses are all relatively long and would not be considered glitches by any sensible criteria. Certain rival products make a terrible mess of this, and will predict a response even in the 1ps case!

Беря первый сбой, пример явления, как U1 (QA) падает впервые, это побеждает повышение U1 (QB), и промежуточное входное состояние 0 проходит на декодер для приблизительно 10ns. Вопрос - может ли декодер фактически ответить этому или не, и даже более к сути, что случилось бы, если ввод колеблется, был только 1ns или 1ps? Ясно, в последних двух случаях, которым реальное устройство не ответило бы, и это сообщает нам, что мы должны обработать сбои на выводах скорее чем вводы. Это - то, потому что, в вышеупомянутом примере, входные импульс - все относительно длинные и не рассмотрелись бы сбоями в соответствии с любыми разумными критериями. Некоторые конкурирующие изделия делают ужасный беспорядок из этого, и предскажут ответ даже в 1ps случай!

The really interesting part of this tale is that, if you build the above circuit, it will probably not glitch. It is very bad design certainly, but the TDLH and TDHL of the '154 are around 22ns and this makes it a tall order for it to respond to a 10ns input condition. With the  individual  components we tried, no output pulses, other than perhaps the slightest twitches off the supply rails, were measurable.

Действительно интересная часть этого рассказа - то, что, если Вы компоновка вышеупомянутая схема, это будет вероятно не сбой. Это - очень плохой проект конечно, но TDLH И TDHL Из ' 154 - вокруг 22ns, и это делает это высоким порядком для этого, чтобы ответить на 10ns входному условию. С   Индивидуум   Компоненты, которые мы пробовали, никакие выходные импульс, другие чем возможно самый небольшой, дергают, отключают шины поставки, были измерим.

To provide control over glitch handling, all the DSIM primitives offer user definable Glitch Threshold Time properties named TGxx, where xx is the name of the relevant output. Our TTL models are defined such that these properties can be overridden on the TTL components, and the values are then defaulted such that the Glitch Threshold Times are the average of the main low-high and high-low propagation delays. Setting the Glitch Threshold Times to zero will allow all glitches through, should you prefer this behaviour. The graph, above, was thus created by attaching the property assignment TGQ=0 to the 74154.

Чтобы обеспечивать контроль над обработкой сбоя, все DSIM примитивы предлагают определяемому пользователем Порогу Сбоя названные свойства Времени TGxx , Где Xx Является именем уместного вывода. Наши модели TTL определены такой, что эти свойства могут быть отменены на компонентах TTL, и значения тогда не выполн обязательств такой, что Порог Сбоя Времена являются средним числом главных низко - высоких и высоко - низких задержек распространения. При установке Порога Сбоя в нуль Времен позволит все сбои через, должен Вы предпочитать это поведение. Граф, выше, был таким образом создан, прикрепляя назначение свойства TGQ=0 К 74154.

Finally, it is important to point out that if the Glitch Threshold Time is greater than either of the low-high or high-low propagation delays, then the Glitch Threshold Time will be ignored. This is because, after an input edge, and once the relevant time delay has elapsed, the gate output must change its output - it cannot look into the future and see whether another input event (that might cancel the output) is coming. Consider a symmetric gate with a propagation delay of 10ns and a Glitch Threshold Time of 20ns. At t=0ns the input goes high and t=15ns the input goes low. You might expect this to propagate, with the output going high at t=10ns and low again at t=25ns, so producing a pulse of width 15ns which would be suppressed, since it is less than the Glitch Threshold Time. The reason the pulse is not  suppressed is that, at t=10ns, the output must go high - it cannot remain low for a further 20ns on the off chance (as in our example) a second edge comes along so producing an output pulse it would need to suppress! Once the output has gone high at t=10ns then the second edge (at t=25ns) is free to reset it. You will need to think carefully about this to understand it.

Наконец, важно указать, что, если Порог Сбоя, время является большим чем или низко - высоких или высоко - низких задержек распространения, то Сбой Порог Время будет игнорироваться. Это - то, потому что, после входного края, и как только уместное запаздывание протекло, вывод шлюза должен изменить его вывод - это не может изучить будущее, и см., является ли другое входное событие (который мог бы отменять вывод). Рассмотрите симметричный шлюз с задержкой распространения 10ns и Порогом Сбоя Временем 20ns. В t=0ns ввод переходит вверх и t=15ns, ввод переходит низко. Вы могли бы ожидать, что это размножится, с выводом, переходящим вверх в t=10ns и низко снова в t=25ns, так создание импульса ширины 15ns, который будет подавлен, так как это - меньше чем Порог Сбоя Время. Причина импульс - нет   Подавлен, что, в t=10ns, вывод должен идти высоко - это не может остаться низким для дальнейшего 20ns на всякий случай (как в нашем примере) второй край приходит, так производя выходной импульс, который требоваться подавить! Как только вывод ушел высоко в t=10ns, тогда край секунды (в t=25ns) свободен к сбросу это. Вы будете должны думать тщательно относительно этого понимать это.


MIXED MODE INTERFACE MODELS (ITFMOD)
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

MIXED MODE INTERFACE MODELS (ITFMOD)

СМЕШАННЫЕ МОДЕЛИ ИНТЕРФЕЙСА MODE (ITFMOD)

Overview

Краткий обзор

In designing our scheme for mixed mode simulation within PROSPICE, we gave considerable thought to the problem of how to specify the analogue characteristics of a digital device family. These characteristics include:

В проектировании нашей схемы смешанного моделирования режима в пределах PROSPICE, мы дали значительную мысль проблеме того, как определить аналоговые характеристики цифрового семейства устройства. Эти характеристики включают:

•	The input and output impedances of the devices.

• 	   Полные сопротивления ввода и вывода устройств.

•	The logic thresholds of device inputs.

• 	   Логические пороги вводов устройства.

•	The voltage levels for high and low outputs.

• 	   Напряжение выравнивается для высоких и низких выводов.

•	The rise and fall times of device outputs.

• 	   Повышение и падение времена выводов устройства.

•	The default logic state for floating inputs.

• 	   Состояние логики умолчания для плавающих вводов.

A scheme which involved specifying all these parameters for every device in the TTL libraries, say, would be extremely unwieldy.

Схема, которая включила определять все эти параметры для каждого устройства в библиотеках TTL, скажем, будет чрезвычайно неуправляемая.

In addition, a significant problem arises (for beginners, at least) in the specification of power supplies - there is a tendency to plonk down a circuit such as the one below and expect sensible results. The problem here, of course, is an implicit assumption that the 7400 has a 5V power rail obtained from its hidden power pins which connect to VCC/GND.

Кроме того, существенная проблема возникает (для новичков, по крайней мере) в спецификации источников питания - имеется тенденция к plonk вниз схемы типа одного ниже и ожидать сознавать результаты. Проблема здесь, конечно, является неявным предположением, что эти 7400 имеют 5V мощную шину, полученную от ее скрытых мощных штырьков, которые соединяются с VCC/GND.

All these problems are solved by the introduction of the ITFMOD component property. This is very similar to the MODEL property in that it provides a reference to a set of property values but it also activates a special mechanism within the netlist compiler. Essentially this works as follows:

Все эти проблемы решены введением ITFMOD Составляющее свойство. Это очень похоже к MODEL Свойство в этом, это обеспечивает ссылку к набору значений свойства, но этого также, активизирует специальный механизм в пределах netlist транслятора. По существу это работает следующим образом:

•	For any device that has an ITFMOD property an additional model definition is called up during netlisting that will specify control parameters for ADC and DAC objects, and also the pin names of the positive and negative power supplies. In the above circuit, U1:A will have ITFMOD=TTL.

• 	   Для любого устройства, которое имеет ITFMOD Свойство дополнительное образцовое определение вызвано в течение netlisting который определит параметры управления для ADC и объектов DAC, и также имена штырька положительных и отрицательных источников питания. В вышеупомянутой схеме, U1:A будет иметь ITFMOD=TTL .

•	Having obtained the names of the power supply pins (VCC, GND in this case), ISIS creates a special primitive and connects it across the power supply pins. ISIS names this object similarly to an object on the child sheet or model, so that  in the above circuit, the power supply object will be called U1:A_#P.

• 	   Получив имена штырьков электропитания (VCC, GND в этом случае), ISIS создает специальный примитив и подключает это через штырьки электропитания. ISIS имена этот объект подобно к объекту на дочерней карте или модели, так, чтобы   В вышеупомянутой схеме, объект электропитания будет назван U1:A_#P.

•	When PROSPICE simulates a mixed mode circuit, it creates ADC and DAC objects and considers them to ‘belong’ to the objects to which they connect. In the case of the circuit above, a DAC object will be created with the name U1:A_DAC#0000 because it forms the interface from U1:A’s output.

• 	   Когда PROSPICE моделирует смешанную схему режима, это создает ADC и объекты DAC и рассматривает их к ‘ Принадлежать ’ К объектам, с которыми они соединяются. В случае схемы выше, объект DAC будет создан с именем U1:A_DAC#0000, потому что это формирует интерфейс из U1:A ’ S вывод.

The clever part is that on doing this, it also looks for a power supply interface object with the same name stem i.e. U1:A, and finds U1:A_#P. It then instructs U1:A_DAC#0000 to take its properties from U1:A_#P which in turn has inherited its properties from the model specified in the original ITFMOD assignment. Thus the DAC object operates with parameters defined for the TTL logic family.

    Умная часть - то, что при выполнении этого, это также ищет объект интерфейса электропитания с той же самой основой имени то есть. U1:A, и поиски U1:A_#P. Это тогда инструктирует U1:A_DAC#0000 Брать его свойства от U1:A_#P, который в свою очередь унаследовал его свойства от модели, указанной в оригинале ITFMOD назначение. Таким образом объект DAC работает с параметрами, определенными для семейства логики TTL.

•	The power supply interface object also connects to the same voltage rails as its parent part and the digital device totem pole outputs can thus be modelled much as in real life, sinking or sourcing current from the device power supply rails.

• 	   Объект интерфейса электропитания также соединяется с теми же самыми шинами напряжения как его родительская часть, и цифровые выводы полюса тотема устройства могут таким образом быть оформлены много как в реальной жизни, погружая или sourcing токе от шин электропитания устройства.

Using ITFMOD Properties

Использование ITFMOD Свойства

Existing interface models have been defined as follows:

TTL	Standard TTL (74 series)
TTLLS	Low power Schottky  TTL (74LS series)
TTLS	Standard Schottky  TTL(74S series)
TTLHC	High Speed CMOS TTL (74HC series)
TTLHCT	High Speed CMOS TTL with TTL outputs  (74HCT series)
CMOS	4000 series CMOS.
NMOS	Microprocessor type MOS circuits with TTL logic levels.
PLD	PLD type MOS circuits.
It follows that any new digital model can be assigned a device family by adding a property such as

Существующие модели интерфейса были определены следующим образом:

ITFMOD=TTL

The family definitions are held in the file ITFMOD.MDF which is kept in the models directory.

Определения семейства удержаны в файле ITFMOD.MDF, который сохраняется в каталоге моделей.

Each definition can contain any or all of the properties defined for the ADC and DAC interface primitives. In addition, the following may be given:

V+	-	Name of the positive power supply pin.
V-	-	Name of negative power supply pin.
VOLTAGE	5V	Specifies the default operating voltage.
RINT	1mΩ	Specifies the impedance of the internal battery. A value of zero will disable the battery.
FLOAT	-	Specifies HIGH or LOW value for floating inputs.
Finally, it is worth pointing out that any specific property e.g. TRISE, can be overridden on the parent device, so if you want simulate a 4000 series IC with a slow rise time, you could add TRISE=10u directly to its property list.

Каждое определение может содержать любого или все свойства, определенные для ADC и примитивов интерфейса ЦАП. Кроме того, следующее можно давать:


PERSISTENT MODEL DATA
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

PERSISTENT MODEL DATA

ПОСТОЯННЫЙ MODEL DATA

Certain simulator models, particular those for EPROMS, and micro-processors containing EEPROM or flash memory are able to ‘remember’ data between simulation runs, just like their real life counterparts. This action is facilitated by the MODDATA property. Persistent model data blocks are stored in the DSN file, and so do not persist between PROTEUS sessions unless you save the design.

Некоторые модели имитатора, частность для EPROMS, и микропроцессоров, содержащих СППЗУ или флэш-память способны к ‘ Помнить ’ Данные между моделированием выполняются, точно так же как их реальные дубликаты жизни. Это действие облегчено MODDATA Свойство. Постоянные образцовые блоки данных сохранены в файле DSN, и так не сохранитесь между PROTEUS сеансами, если Вы не сохраняете проект.

To reset the persistent model data to its initial condition, use the Reset Persistent Model Data command on the Debug menu.

К сбросу постоянные образцовые данные к его начальному условию, используйте команду Reset Persistent Model Data на меню Debug.


TAPES AND PARTITIONING
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

TAPES AND PARTITIONING

TAPES ВЫДЕЛЕНИЕ РАЗДЕЛОВ AND

Overview

Краткий обзор

A unique feature of the VSM system is its ability to divide a large design into one or more sections or partitions and simulate each individually.

Уникальная особенность VSM системы - ее способность делить большой проект в один или большее количество разделов или разделов и моделировать каждого индивидуально.

There are two principal advantages associated with this:

Имеются два основных преимущества, связанные с этим:

•	In a fully integrated CAD exercise, the circuit for the whole design of the product will contain some sections which you  may not wish to or cannot simulate. To prevent the need for carving up the design, some mechanism is required for determining which components in the design are actually relevant to a given simulation experiment.

• 	   В полностью интегрированном осуществлении CAD, схема для целого проекта изделия будет содержать некоторые разделы который Вы   Не может желать к или не может моделировать. Чтобы предотвращать потребность в вырезании, проект, некоторый механизм требуется для определения, которое компоненты в проекте являются фактически уместными данному эксперименту моделирования.

ISIS does this by considering the points being measured and, further back down the design, the points being driven by test sources and/or power rails.

    ISIS это, рассматривая измеряемые точки и, далее отступает проект, точки, ведомые испытательными источниками и-или мощными шинами.

•	If the design consists of several stages, it will be a common requirement to see how later stages perform when driven by the outputs of earlier stages. Whilst this could be achieved by simulating all the stages together, this would tend to  be unduly slow. Partitioning allows the results from simulating previous stages to be captured in tapes and played back as the input for subsequent stages.

• 	   Если проект состоит из нескольких стадий, это будет общее требование, чтобы смотреть, как позже организует, исполняют когда ведется выводами более ранних стадий. Пока это могло быть достигнуто, моделируя все стадии вместе, это будет иметь тенденцию к   Будьте незаконно медленно. Выделение разделов позволяет следствия моделирования предыдущих стадий быть зафиксированным в лентах и воспроизведен как ввод в последующие стадии.

ISIS contains logic to do this either under manual control or automatically. In the later case, it detects when the circuitry within given partitions has changed and re-simulates only those which have changed, or which are affected by those which have changed.

    ISIS содержит логику, чтобы делать это или при ручном управлении или автоматически. В более позднем случае, это обнаруживает, когда схема в пределах данных разделов изменилась и заново моделирует только те, которые изменились, или на которые воздействуют те, которые изменились.

Single Partition Operation

Отдельная Операция Раздела

Many simulation experiments will consist of testing a single section of a design in isolation from the rest. This will generally involve injecting a signal or signals at the input(s) of the section, and then monitoring its operation at points throughout it.

Много экспериментов моделирования будут состоять из тестирования отдельного раздела проекта в изоляции от остального. Это будет вообще включать вводить сигнал или сигналы при вводе (ах) раздела, и затем контролировать его операцию в точках повсюду этого.

It should be self evident that signals can be injected by placing generator gadgets on appropriate input wires, and that circuit operation can be monitored by placing probes. However, these actions by themselves do not isolate the section under test from the rest of the design.

Должно быть самоочевидно, которые сигналы могут быть введены, помещая устройства генератора на соответствующих входных проводах, и та операция схемы может быть проверена, помещая исследования. Однако, эти действия не изолируют раздел при испытании от остальной части проекта.

To do this, you need to set the Isolate Before checkboxes on the generators and the Isolate After checkboxes on the probes. Once this is done, only the section between the isolation points will be netlisted and simulated.

Чтобы делать это, Вы должны установить переключатели Isolate Before на генераторах и переключателях Isolate After на исследованиях. Как только это завершившему, только раздел между разъединительными точками будет netlisted и моделируемый.

To work out which section to simulate, ISIS looks at the probes that have been assigned to the graph, and propagates through components and wires (including inter-terminal connections) outwards until one of the following conditions is met:

Разрабатывать, который раздел моделировать, ISIS смотрит на исследования, которые были назначены на граф, и размножается через компоненты и провода (включая подключения меж-зажима) за пределы, пока один из следующих условий не выполнен:

•	There are no more components to process.

• 	   Не имеется больше компонентов к процессу.

•	An isolating probe or generator is reached.

• 	   Исследование выделения или генератор достигнуты.

•	A tape input or output is reached.

• 	   Ввод ленты или вывод достигнуты.

•	A power rail is reached. A net is made into a power rail by connected a POWER or GROUND terminal to it. A GND or VCC wire label will NOT do here.

• 	   Мощная шина достигнута. Сеть сделана в мощную шину связанным POWER или КЛЕММА ЗАЗЕМЛЕНИЯ к этому. GND или VCC, который метка провода будет NOT делать здесь.

Tape Objects

Объекты Ленты

Tape objects have two distinct uses with the system:

Объекты Ленты имеют два отличных использования с системой:

•	To define points at which it is reasonable to ignore circuitry to the right of when simulating circuitry to left. Such points are generally where low impedance outputs drive high impedance inputs. This can also be achieved by placing isolating probes.

• 	   Определять точки, в которых разумно игнорировать схему направо от при моделировании схемы к левому. Такие точки - вообще, где низкие выводы полного сопротивления ведут высокие вводы полного сопротивления. Это может также быть достигнуто, помещая изолирующие исследования.

•	To provide the means to capture the output of one stage of a design, and use it to drive the next stage but without the overhead of simulating the first stage.

• 	   Обеспечивать средства, чтобы фиксировать вывод одной стадии проекта, и использовать это, чтобы вести следующую стадию, но без верхнего из моделирования первой стадии.

To Place a Tape:

Размещать Ленту:

1.	Select the Gadget Mode icon and then the Tape icon.

1. 	  Выберите значок Gadget Mode и затем значок Tape.

2.	Use the Rotation and Mirror icons to orient the tape according to how you want to place it. The little arrow symbol within the tape body designates the direction of the tape; in its normal orientation, the input is on the left and the output is on the right.

2. 	  Используйте значки Rotation и Mirror, чтобы ориентировать ленту согласно тому, как Вы хотите разместить это. Небольшой символ стрелки в пределах тела ленты определяет направление ленты; на его нормальном направлении, ввод - слева и вывод - справа.

3.	Place the mouse in the Editing Window, press down the left mouse button and drag the tape to the correct position. Release the mouse button.

3. 	  Разместите мышь в Окно редактирования, прижмите левую кнопку мыши, и перетащите ленту к правильной позиции. Отвыпустите кнопку мыши.

You can place a tape directly on to an existing wire by placing it such that its connection point touches the wire. Alternatively you can place several tapes in a free area of your design, and wire to them later.

    Вы можете размещать ленту непосредственно в на существующий провод, помещая это такой, что его точка соединения касается провода. Альтернативно Вы можете размещать несколько лент в свободную область вашего проекта, и проводить к ним позже.

It is vital to place tapes only in sensible locations - that is where low impedance drives high. If you place tapes in other locations, you will change the operation of your circuit and invalidate any results that may then be produced.

Жизненно разместить ленты только в разумных расположениях - это - то, где низкое полное сопротивление двигается высоко. Если Вы размещаете ленты в другие расположения, Вы измените операцию вашей схемы и лишите законной силы любые результаты, которые могут тогда быть произведены.

Tape Modes

Режимы Ленты

To give the maximum degree of user control, tapes have three modes:- AUTO, PLAY and RECORD. In the following discussions, we use the terms left and right in terms of the logical dependency of the partition tree, reading the design input · output, left · right.

Чтобы давать максимальную степень управления пользователя, ленты имеют три modes:- AUTO, ИГРУ и ЗАПИСЬ. В следующих обсуждениях, мы используем термины, левые и правые в терминах логической зависимости дерева разделов, читая ввод проекта · Вывод, левый · Правый.

AUTO mode

Режим AUTO

This is the default scheme and defines a mode of operation in which ISIS decides which partitions need re-simulating, and which can use previously stored data. For most situations that require the use of tapes, AUTO mode will prove to be the most useful.

Это - по умолчанию схема и определяет режим работы, в котором ISIS решает, который выделяет разделы потребности, заново моделирующей, и который может использовать предварительно сохраненные данные. Для большинства ситуаций, которые требуют, использование лент, режим AUTO, оказывается, наиболее полезное.

This automatic detection is based on considering all the text that occurs within the sub-netlist related to the partition. It follows that if any part names, values, properties, wiring etc. in that partition is changed, a re-simulation will be performed unless a partition file already exists for that set of information.

Это автоматическое обнаружение основано при рассмотрении всего текста, который происходит в пределах sub-netlist, связаного к разделу. Из этого следует, что, если любые имена части, значения, свойства, проводя и т.д. в том разделе изменены, заново моделирование будет выполнено, если файл раздела уже не существует для этого набор информации.

Note also that ALL models, scripts, design global properties and so forth are included in the sub-netlist, so changing any such object will cause a re-simulation of all automatic partitions. ISIS does not delve into the question of whether particular models, scripts etc. are used by components in a particular partition. If you need to overcome this, you can use the manual RECORD and PLAY modes.

Примечание также, что модели ALL, сценарии, разрабатывает глобальные свойства, и т.д включены в sub-netlist, так изменение любого такого объекта вызовет заново моделирование всех автоматических разделов. ISIS не углубляется в вопрос того, использованы ли специфические модели, сценарии и т.д. компонентами в специфическом разделе. Если Вы должны преодолеть это, Вы можете использовать ручную ЗАПИСЬ и ЗАПУСКАТЬ режимы.

Note that a TAPE object in auto mode will be removed from the circuit if an interactive simulation is performed.

Примечание, что объект TAPE в авто режиме будет удален из схемы если интерактивный моделирование выполнено.

PLAY mode

Режим ИГРЫ

This mode enables you to play a named file that you have previously recorded, either with a tape or by adding a RECORD property to a probe. The filename of the data to be played should be entered into the Filename field of the tape; you cannot use PLAY mode unless a filename has been entered.

Этот режим позволяет Вам запустить названный файл, которого Вы предварительно сделали запись, или с лентой или, дополняя a ЗАПИСЬ Свойство к исследованию. Имя файла данных, которые будут запущены должно быть введено в поле Filename ленты; Вы не можете использовать режим ИГРЫ, если имя файла не было введено.

When a tape is in PLAY mode, the circuitry to its left is disconnected and ignored, unless it includes probes which are also included on the current graph.

Когда лента находится в режиме ИГРЫ, схема к ее левый разъединена и игнорируется, если это не включает исследования, которые также включены в текущий граф.

Do bear in mind that you can only play data that has been recorded for the type of analysis currently being performed. Attempts to do otherwise will result in an error.

Имейте в виду, что Вы можете только запустить данные, который был зарегистрирован для типа анализа, в настоящее время выполняемого. Пытается делать, иначе приведет к ошибке.

RECORD mode

Режим ЗАПИСИ

This mode causes the data present at the input of the tape to be recorded into the file named into its Filename field; you cannot use RECORD mode unless a filename has been entered.

Этот режим заставляет данные, представленые при вводе ленты быть зарегистрированным в файл, названный в его поле Filename; Вы не можете использовать режим ЗАПИСИ, если имя файла не было введено.

Another effect of record mode is to force the partition to the tape’s left to be re-simulated, irrespective of whether it has changed or not. If there is a partition to the right of the tape that is probed, then this will also be re-simulated since it will be deemed to depend on the one to its left.

Другой эффект режима записи должен вынудить раздел к ленте ’ S левый заново моделироваться, независимо от того, изменилось ли это или нет. Если имеется раздел направо от ленты, которая исследована, то это будет также заново моделироваться, так как это будет считать, чтобы зависеть от одного к его левого.

The RECORD mode for tapes is probably must useful in situations in which you want to record a waveform once, and then lock it as the input for further experiments on the right hand side of the tape.

Режим ЗАПИСИ для лент - вероятно должен полезный в ситуациях, в которых Вы хотите делать запись формы волны однажды, и затем блокировать это как ввод для дальнейших экспериментов по правую руку ленты.


SIMULATOR CONTROL PROPERTIES
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

SIMULATOR CONTROL PROPERTIES

СВОЙСТВА УПРАВЛЕНИЯ ИМИТАТОРА

Overview

Краткий обзор

There are a large number of parameters that affect the details of how a simulation is performed. These include things such as the maximum number of iterations allowed to find the operating point, the tolerances that determine when a solution has converged, the integration method used and so forth.

Имеется большое количество параметров, которые затрагивают подробности того, как моделирование выполнено. Они включают вещи типа максимального числа итераций, позволенных, чтобы найти операционную точку, допуски, которые определяют, когда решение сходилось, метод интегрирования, использованный и т.д.

These options are common to all types of analysis and can be adjusted separately for each graph by editing it and clicking the SPICE Options button.

Эти опции общие к всем типам анализа и могут быть откорректированы отдельно для каждого графа, редактируя это и щелкая кнопку Options SPICE.

Tolerance Properties

Свойства Допуска

This group of parameters determine how accurately SPICE will compute the solution. Higher accuracy is generally achieved at the expense of longer simulation times, and in some circumstance the circuit may fail to converge at all if you ask for too high a set of tolerances.

Эта группа параметров определяет, как точно SPICE вычислит решение. Более высокая точность вообще достигнута за счет более длинного моделирования времена, и в некотором обстоятельстве, схема может быть не в состоянии сходиться вообще, если Вы просите слишком о высоком наборе допусков.

The most useful value here is the Truncation Error Estimation factor, or TRTOL in traditional SPICE nomenclature. If you have results which appear overly spiky, or suffer from overshoots you should try a lower value here.

Наиболее полезное значение здесь - фактор Оценки погрешности Усечения, или TRTOL В традиционной спецификации SPICE. Если Вы имеете результаты, которые кажутся чрезмерно остроконечными, или страдают от перерегулирований, Вы должны пробовать более низкое значение здесь.

The minimum conductance value, GMIN, defines the leakage of reverse biased semiconductor junctions and other theoretical points of infinite impedance. Reducing this value may help achieve convergence for circuits which fail to simulate although this may be at the expense of simulation accuracy. See Convergence Problems for more information.

Минимальное значение проводимости, GMIN , Определяет утечку перемены смещенные полупроводниковые соединения и другие теоретические точки бесконечного полного сопротивления. Сокращение этого значения может помощь достигать сходимости для схем, которые будут не в состоянии моделировать, хотя это может быть за счет точности моделирования. См. Проблемы Сходимости Для получения дополнительной информации.

The leakage conductance, GLEAK is something we have introduced to enable solution of circuits with DC blocking capacitors. It defines the DC leakage of capacitors, and can generally be left alone unless you are simulating something unusual such as CMOS memory cells or the like.

Проводимость утечки, GLEAK Является кое-чем, что мы представили, чтобы позволить решение схем с DC, блокирующим конденсаторы. Это определяет утечку DC конденсаторов, и может вообще быть левое один, если Вы не моделируете кое-что необычное типа ячеек памяти CMOS или подобный.

Mosfet Properties

Свойства МОП-транзистора

SPICE simulation of MOSFETs is based on the assumption that you are doing IC design, and consequently implements a scheme for scaleable geometries. In practice this means that there are a number of parameters which determine the default physical sizes for elements of the MOSFET devices. These are values are defined here.

Моделирование SPICE МОП-ТРАНЗИСТОРОВ основано при условии, что Вы делаете проект ИС, и следовательно осуществляет схему масштабируемых конфигураций. Практически это означает, что имеется ряд параметров, которые определяют по умолчанию физические размеры для элементов устройств МОП-ТРАНЗИСТОРА. Они - значения, определены здесь.

In addition, some models have been created which rely on the behaviour of older versions of SPICE, and this MOSFET behaviour can be switched on or off here if you are using older MOSFET models.

Кроме того, некоторые модели были созданы, которые полагаются на поведение старших версий SPICE, и это поведение МОП-ТРАНЗИСТОРА может быть включено или отключен здесь, если Вы используете старшие модели МОП-ТРАНЗИСТОРА.

Iteration Properties

Итеративные Свойства

The properties on the Iteration tab determine how SPICE deals with circuits that are hard to converge.

Свойства на позиции Iteration определяют, как SPICE имеет дело с схемами, которые интенсивно, чтобы сходиться.

The integration method can be either Gear or Trapezoidal. The latter is provided mainly for backward compatibility with previous versions of SPICE since Gear integration generally gives more accurate results for a given number of time-steps. In Gear integration, high orders than 2 are possible; this involves SPICE using more of the past history of a time-point in predicting what happens at the next time-point.

Метод интегрирования может быть или Механизм или Trapezoidal. Последний обеспечивается главным образом для совместимости вниз с предыдущими версиями SPICE, так как интегрирование Механизма вообще дает более точные результаты для данного числа шагов времени. В интегрировании Механизма, старшие разряды чем 2 возможны; это включает SPICE, использующий большее количество прошлой хронологии точки времени в предсказании, что случается в -точке следующего раза.

When SPICE fails to get a convergent solution at the operating point, it tries two approaches: Gmin Stepping and Source Stepping. The number of steps tried in each method can be set here.

Когда SPICE будет не в состоянии получать сходящееся решение в операционной точке, это пробует два подхода: Gmin Продвижение и Исходное Продвижение. Число шагов пробовало в каждом методе, может быть установлен здесь.

Three further options determine that maximum number of iterations that will be tried at each of the operating point,  a step in a Transfer analysis, and a time-point in a Transient Analysis. Increasing these determines may help in getting a result out of a hard or near unstable circuit.

Три дальнейших опции решают, что максимальное число итераций, которые будут испытаны в каждой операционной точки,   Шаг в анализ Передачи, и точку времени в Анализе переходных процессов. Увеличение их определяет, может помощь в получении результата из жесткого или около непостоянной схемы.

Finally, two options are given that may result in faster simulations. LTRA compaction applies only for circuits incorporating lossy transmission lines (LOSSYLINE model). The idea is that near identical values in the data pipeline get discarded so that this data points are processed. Bypassing unchanging elements is a general optimization that saves SPICE from re-computing the values of semiconductor devices whose node voltages have not changed since the last evaluation.

Наконец, две опции даются, что может приводить к более быстрым моделированиям. LTRA уплотнение применяет только для схем, включающих линии электропередачи с потерями (LOSSYLINE модель). Идея состоит в том, что около идентичных значений в конвейере данных отвергаются так, чтобы эти точки данных были обработаны. Обход, неизменяющий элементы - общая оптимизация, которая сохраняет SPICE от заново вычисления значений полупроводниковых приборов, чей напряжения узла не изменились начиная с последней оценки.

Temperature Properties

Температурные Свойства

There are two global temperature properties:  TEMP - the default operating temperature , and TNOM the parameter measurement temperature. TEMP defines the actual temperature of the circuit, whilst TNOM is the value at which temperature dependent device parameters are taken to have been measurement. For further discussion of temperature modelling in PROSPICE see Temperature Modelling.

Имеются два глобальных температурных свойства:   TEMP - По умолчанию операционная температура, и TNOM Температура измерения параметра. TEMP Определяет фактическую температуру схемы, пока TNOM Является значением, в котором температурные зависимые параметры устройства попадают в, были измерение. Для дальнейшего обсуждения моделирования температуры в PROSPICE см. Температурное Моделирование .

Digital Simulator Properties

Цифровые Свойства Имитатора

TDSCALE, TDSEED, TDLOWER and TDUPPER

TDSCALE, TDSEED, TDLOWER и TDUPPER

The TDSCALE variable is used to control the scaling of all timing properties used by models in the simulation run that have not been explicitly referenced by the model as non-scaleable. The TDSCALE variable can be assigned either a constant floating-point value or the keyword RANDOM.

TDSCALE Переменная - используемое к управление масштабирование всех временных свойств, использованных моделями в выполненном моделировании, которые были явно не упомянуты моделью как не-масштабируемый. TDSCALE Переменная может быть назначена или постоянное значение с плавающей точкой или ключевое слово RANDOM .

If a constant value is specified, then all timing properties specified in models used in the simulation are multiplied by the value; a value less than 1.0 reduces the timing properties whilst a value greater than 1.0 increases them. For example, the variable assignment:

Если постоянное значение определено, то все временные свойства, указанные в моделях, использованных в моделировании умножены на значение; значение меньше чем 1.0 уменьшает временные свойства, пока значение большее чем 1.0 увеличивает их. Например, переменное назначение:

TDSCALE = 1.1

has the affect of extending all timing properties used in the simulation by 10%. The default value for TDSCALE is the constant value 1.0; this causes all timing properties to be used unmodified.

Имеет затрагивающийся из продления всех временных свойств, использованных в моделировании на 10 %. Значение по умолчанию для TDSCALE Является постоянным значением; это заставляет все временные свойства быть использованным немодифицированный.

If the TDSCALE variable is assigned the keyword RANDOM, the DSIM engine will randomly scale each timing property by multiplying it by a random floating-point time-scaling value. The range of time-scaling values chosen by the simulation engine can be limited by assigning the TDLOWER and TDUPPER variables; these define the lowest and highest random floating-point scale values allowed respectively. The default values for TDLOWER and TDUPPER are 0.9 and 1.1 respectively which has the affect of limiting random scaling to within ±10%.

Если TDSCALE Переменная назначена ключевое слово RANDOM , DSIM инстр.ср-во беспорядочно масштабирует каждое временное свойство, умножая это случайным масштабирующим временем значением с плавающей точкой. Диапазон масштабирующих времени значений, выбранных инстр.ср-вом моделирования может быть ограничен, назначая TDLOWER И TDUPPER Переменные; они определяют самые низкие и самые высокие случайные значения масштаба с плавающей точкой, позволенные соответственно. Значения по умолчанию для TDLOWER И TDUPPER Являются 0.9 и 1.1 соответственно, который имеет затрагивающийся из ограничения случайного масштабирования к в пределах ё10 %.

The sequence of random values generated is said to be pseudo-random - that is, each successive value generated, whilst appearing to be random, is in fact determined by the previous value (and a complex formula). It follows that any sequence of random values is determined by a seed value and that for a given seed value the sequence of random values generated is always the same. The TDSEED property allows you to specify a seed value for the generation of random time-scaling values and thus guarantee that the sequence chosen from one simulation run to another is always the same. This avoids the problem of a timing design error based on random propagation delays appearing and then disappearing on successive simulation runs.

Последовательность случайных значений сгенерированный, как считают, псевдослучайной - то есть каждое последовательное сгенерированное значение, пока появляющийся быть случайной, фактически определена предыдущим значением (и сложная формула). Из этого следует, что любая последовательность случайных значений определена значением начального числа и что для данного начального числа оценивают последовательность случайных значений сгенерированный - всегда тот же самый. TDSEED Свойство позволяет Вам определять значение начального числа для генерирования случайных масштабирующих времени значений и таким образом гарантировать, что последовательность, выбранная из одного моделирования, выполненного к другого - всегда тот же самый. Это избегает, чтобы проблема временной конструкторской недоработки, основанной на случайном распространении задержала появляться, и затем исчезать на последовательном моделировании выполняется.

The TDSEED variable should only be assigned positive integer values in the range 1-32767. The default value for TDSEED is itself a random value (based on the date and time) and this provides a means for randomising the sequence of values generated from one simulation run to the next.

TDSEED Переменная должна только быть назначена положительные целочисленные значения в диапазоне 1-32767. Значение по умолчанию для TDSEED Является самостоятельно случайным значением (основанный в день и временем) и это обеспечивает средства для хэширования последовательности значений, сгенерированных от одного моделирования, выполненного к следующему.

For example, the assignments:

Например, назначения:

TDSCALE = RANDOM

TDLOWER = 2.00

TDUPPER = 3.00

TDSEED  = 723

have the affect of randomly increasing all timing properties by approximately 200-300% with a random sequence of scaling values. The seed value of 723 causes the same sequence of pseudo-random values to be generated for each simulation run.

Имейте затрагивающийся из беспорядочно увеличения всех временных свойств приблизительно 200-300 % со случайной последовательностью масштабирования значений. Значение начального числа 723 причин та же самая последовательность псевдослучайных значений, которые будут сгенерированы для каждого выполненного моделирования.

INITSEED

INITSEED

The INITSEED property is used to seed the random initialisation value generator, used by DSIM primitive models whose initialisation properties have been assigned the RANDOM keyword.

INITSEED Свойство - используемое к начальное число случайный генератор значения инициализации, использованный DSIM примитивными моделями, чей свойства инициализации были назначены RANDOM Ключевое слово.

As with the TDSCALE and TDSEED properties described above, whilst the sequence of values generated by the random initialisation value generator are random, the sequence as a whole is finite and determinate. The INITSEED property provides a means of selecting which sequence of random values is used by the DSIM simulator.

Как с TDSCALE И TDSEED Свойства, описанные выше, пока последовательность значений, сгенерированных случайным генератором значения инициализации случайна, последовательность в целом, конечны и determinate. INITSEED Свойство обеспечивает средства выбора, которая последовательность случайных значений использована DSIM имитатором.

The INITSEED property should only be assigned positive integer value in the range 1-32767. The default value for INITSEED is itself a random value (based on the date and time) and this provides a means for randomising the sequence of values generated from one simulation run to the next.

INITSEED Свойство должно только быть назначено положительное целочисленное значение в диапазоне 1-32767. Значение по умолчанию для INITSEED Является самостоятельно случайным значением (основанный в день и временем) и это обеспечивает средства для хэширования последовательности значений, сгенерированных от одного моделирования, выполненного к следующему.


TYPES OF SIMULATOR MODEL
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

TYPES OF SIMULATOR MODEL

ТИПЫ ИМИТАТОРА MODEL

How to tell if a Component Has a Model

Как сообщить, если Компонент Имеет Модель

PROTEUS is supplied with over 8000 library parts of which about 6000 have simulator models. The devices which do not have models are perfectly relevant for use in PCB design, and the notion that every part should have a model is quite untenable. It would imply, amongst other things, that we should create a model for the 68020 processor which is not exactly a trivial job.

PROTEUS поставлен, более чем 8000 библиотечных частей которого приблизительно 6000 имеют модели имитатора. Устройства, которые не имеют моделей, совершенно уместны для использования в проекте PCB, и понятии, что каждая часть должна иметь модель, весьма ненадежен. Это подразумевало бы, среди других вещей, что мы должны создать модель для 68020 процессора, который не точно тривиальная работа.

So, for the purposes of circuit simulation, you need to be able to tell if a component you are using has a simulator model.  In the first instance, an attempt at simulation will fail if it doesn’t, generally with a message something like:

Так, с целью схемотехнического моделирования, Вы должны быть способными сообщить, если компонент, который Вы используете, имеет модель имитатора.   В первом образце, попытка при моделировании подведет если это doesn ’ T, вообще с сообщением кое-что вроде:

ERROR [PSM] : No model specified for 'U1'.

The error is detected in the partitioning (PSM) phase, because up until this point, it may be that the un-modelled component is not actually in the part of the circuit being simulated.

Ошибка обнаружена в выделении разделов (PSM) стадия, потому что вплоть до этой точки, может быть то, что не-оформленный компонент - фактически не в части моделируемой схемы.

Occasionally you will get:

Иногда Вы догоните:

ERROR [U1] : 	Value '74F00' of VALUE not found in parameter mapping table.

This means that there is a model file for the device, but that you have changed the value to a part type that is not modelled by the MDF file. In the above example, we have changed the value  of a 74LS00 gate (which is modelled) to a 74F00 gate, which isn’t.

Это означает, что имеется образцовый файл для устройства, но что Вы изменили значение к типу части, который не оформлен MDF файлом. В вышеупомянутом примере, мы изменили значение   Из 74LS00 шлюз (который оформлен) к 74F00 шлюз, который isn ’ t.

The type of simulator model (if any) available for a component is displayed at the top left of the preview window in the device library browser. For example, if you open the library browser and select the 74LS00 device in the 74LS library, you will see

Тип модели имитатора (если любой) доступный для компонента отображен в вершине, левой из окна предварительного просмотра в окне просмотра библиотеки устройства. Например, если Вы открываете библиотечное окно просмотра и выбираете 74LS00 устройство в 74LS библиотека, Вы будете смотреть

Schematic Model [74NAND.MDF]

Further information about the various types of models is given in the following sections

Дальнейшая информация относительно различных тип моделей дается в следующих разделах

Primitive Models

Примитивные Модели

A significant number of basic component types are built directly into PROSPICE. These device types are called Primitives and include resistors, capacitors, diodes, transistors, gates, counters, latches, memories and many more.

Существенное число основных составляющих тип собрано(сформировано) непосредственно в PROSPICE. Эти типы устройства - названные Примитивы и включают резисторы, конденсаторы, диоды, транзисторы, клапаны, счетчики, защёлки, блоки памяти и намного больше.

Primitive models require no extra files to be simulated, and are indentified by the presence of a single PRIMITIVE property. Additional properties are specified directly within the component and are passed to PROSPICE via the netlist. For example, a resistor will have:

Примитивные модели требуют, чтобы никакие дополнительные файлы не моделировались, и - indentified присутствием отдельного свойства PRIMITIVE. Дополнительные свойства определены непосредственно в пределах компонента и про к PROSPICE через netlist. Например, резистор будет иметь:

PRIMITIVE=ANALOG,RESISTOR

This identifies the part as a SPICE Resistor primitive.

Это идентифицирует часть как SPICE примитив Резистора.

The standard set of simulator primitives may be found in the ASIMMDLS and DSIMMDLS libraries. These parts provide context sensitive help for their properties, and examples of their use may be found in the VSM SDK Documentation.

Стандартный набор примитивов имитатора может быть найден в ASIMMDLS и DSIMMDLS библиотеках. Эти части обеспечивают контекстно-зависимую помощь для их свойств, и примеры их использования могут быть найдены в VSM SDK Документацией.

Schematic Models

Схематические Модели

Where a more complex device is to be simulated, a common approach is to draw a circuit that mimics its action using simulator primitives. This circuit can be the actual internal electronics of the device, but more commonly will utilize ideal current sources, voltage sources and switches to speed things along.

Где более сложное устройство должно моделироваться, общий подход состоит в том, чтобы тянуть схему, которая подражает ее действию, используя примитивы имитатора. Эта схема может быть фактическая внутренняя электроника устройства, но более обычно использует идеальные источники тока, источники напряжения и выключатели, чтобы ускорить вещи по.

A schematic model is specified with the MODFILE property, which by convention we make a read only property. For example, the 741 op-amp has the assignment:

Схематическая модель определена с MODFILE Свойство, который в соответствии с соглашением мы делаем свойство только для чтения. Например, 741 op-amp имеет назначение:

MODFILE=OA_BIP

You will note from this, that the model file is able to model several devices - a feat which it achieves using a Parameter Mapping Table.

Вы будете примечание от этого, что образцовый файл способен к модели несколько устройств - подвиг, который это достигает использования Параметра, отображающего Таблицу.

Schematic models are created by drawing a schematic in ISIS, and then compiling it with the Model Compiler to produce an MDF file. Further details of this process are provided in the VSM SDK documentation.

Схематические модели созданы, тянущий схемное решение в ISIS, и затем компилируя это с Образцовым Транслятором, чтобы произвести MDF файл. Далее подробности этого процесса обеспечиваются в VSM SDK документацию.

VSM Models

VSM Модели

VSM models are really primitive models which are implemented in external DLLs as opposed to inside PROSPICE itself. They provide the means to simulate device functionality using the programming language of your choice, although it is generally easiest to use C++.

VSM модели - действительно примитивные модели, которые осуществлены во внешнем DLLs в противоположность внутри PROSPICE непосредственно. Они обеспечивают средства, чтобы моделировать функциональные возможности устройства, используя язык программирования вашего выбора, хотя это вообще самое простое чтобы использовать C ++.

A VSM model will have both a PRIMITIVE property (because both ISIS and PROSPICE treat it as a primitive) and a MODDLL property which specifies the name of the DLL file in which the model’s code resides.

VSM модель будет иметь, и свойство PRIMITIVE (потому что и ISIS и PROSPICE обрабатывают это как примитив) и MODDLL свойство, которое определяет имя файла DLL в который модель ’ S код постоянно находится.

For example, the 8052 model has

Например, 8052 модель имеет

PRIMITIVE=DIGITAL,8052

MODDLL=MCS8051

Note that a model DLL can implement more than one primitive type - MCS8051.DLL implements a number of 8051 variants.

Примечание, что модель, DLL может осуществлять больше чем один примитивный тип - MCS8051.DLL, осуществляет ряд 8051 вариантов.

VSM models can also implement functionality that relates to animation, such that the electrical and graphical aspects of a component’s operation can be combined in fairly astounding ways. The LCD display model is a good example of this.

VSM модели может также осуществлять функциональные возможности, которые касаются анимации, такой что электрические и графические аспекты компонента ’ S операция может быть объединен довольно поразительными способами. LCD показывает модель - хороший пример этого.

Creating VSM models revolves around a number of C++ Interface classes (similar to COM). These are documented in the VSM SDK manual.

Создание VSM модели сменяется вокруг ряда C ++ классы Интерфейса (подобный COM). Они зарегистрированы в VSM SDK руководство.

SPICE Models

SPICE Модели

Since PROSPICE is based on Berkeley SPICE3F5 it is directly compatible with standard SPICE models, and many of the components in the PROTEUS libraries are modelled using SPICE files obtained from component manufacturers. SPICE models can be specified either by SUBCKT blocks or by sets of parameters in a MODEL record.  SUBCKT models will have the property assignments such as

С тех пор PROSPICE основан на Berkeley SPICE3F5, это непосредственно совместимо со стандартом, модели SPICE, и многие из компонентов в PROTEUS библиотеках оформлены, используя файлы SPICE, полученные от составляющих изготовителей. Модели SPICE могут быть определены или SUBCKT блоками или наборами параметров в записи MODEL.   SUBCKT модели будет иметь назначения свойства типа

PRIMITIVE=ANALOG,SUBCKT

SPICEMODEL=CA3140

whereas SPICE primitive model for a transistor might have the properties:

Принимая во внимание, что модель примитива SPICE для транзистора могла бы иметь свойства:

PRIMITIVE=ANALOG,NPN

SPICEMODEL=BC108

The model itself can be stored either in an ASCII file, or in a SPICE Model Library. The name of these files is specified by a either SPICEFILE or SPICELIB property.

Сама модель может быть сохранена или в файле ASCII, или в Библиотеке Модели SPICE. Имя этих файлов определено также SPICEFILE Или SPICELIB Свойство.

Extensive detail on how to make use of manufacturers SPICE models is given in the chapter entitled USING SPICE MODELS.

Обширная деталь относительно того, как использовать изготовителей модели SPICE дается в имеющем право главы ИСПОЛЬЗОВАНИЕ SPICE МОДЕЛИ .


HOW TO MAKE INTERACTIVE SIMULATIONS RUN FASTER
ADVANCED TOPICS

РАСШИРЕННЫЕ ВОЗМОЖНОСТИ

HOW TO MAKE INTERACTIVE SIMULATIONS RUN FASTER

КАК ДЕЛАТЬ ИНТЕРАКТИВНЫЕ МОДЕЛИРОВАНИЯ RUN БЫСТРЕЕ

Introduction

Введение

Although Proteus VSM is able to run many interactive simulations in real time, it should be fairly obvious that this cannot be the case for all circuits. For example, it is perfectly possible to draw a circuit that will oscillate at 1GHz, but there is no way that this can be simulated in real time on a computer that may not even execute one machine instruction in 1ns.  In this section, we will explain in a little more detail what determines the complexity of a simulation and how you can optimize a circuit to maximize the simulation speed.

Хотя Proteus VSM способен выполнить много интерактивных моделирований в реальном времени, должно быть довольно очевидно, что это не может иметь место для всех схем. Например, совершенно возможно тянуть схему, которая будет колебаться в 1GHz, но не имеется никакого пути, которым это может моделироваться в реальном времени на компьютере, который не может даже выполнять одну машинную инструкцию в 1ns.   В этом разделе, мы объясним в немного больше деталь, что определяет сложность моделирования и как Вы можете оптимизировать схему, чтобы развернуть быстродействие моделирования.

Using Digital Resistor and Diode Models

Использование Цифрового Резистора и Диодных Моделей

First and foremost in this context, it is vital to understand the difference between analogue and digital simulation within ProSPICE. This is because the simulation of digital circuitry is two or three orders of magnitude (i.e. up to 1000 times) faster than the simulation of analogue circuitry. It is for this reason that ProSPICE contains a digital simulator at all - that by representing the operation of digital components as an event driven process, a great deal of unnecessary computation can be avoided.

Прежде всего в этом контексте, жизненно понять различие между Аналоговое и цифровое моделирование в пределах ProSPICE . Это - то, потому что моделирование цифровой схемы - два или три заказа величины (то есть до 1000 раз) быстрее чем моделирование аналоговой схемы. По этой причине, что ProSPICE содержит цифровой имитатор вообще -, представляя операцию цифровых компонентов как событие, ведомого процесса, много ненужного вычисления можно избегать.

For example, whilst a PC with 600MHz P3 processor can simulate around 2 million digital events per second, the same computer will only be able to simulate a sine wave generator running up to about 2kHz before the CPU load reaches 100%.  Such a waveform will require about 60,000 analogue timepoints to be computed per second, and each timepoint will require a convergent solution of the circuit nodal equations to be established - a process vastly more complex than processing a simple digital event.

Например, пока PC с 600MHz P3 процессор может моделировать вокруг 2 миллионов цифровых событий в секунду, тот же самый компьютер будет только способен моделировать генератор синусоидальной волны, доходящий до относительно 2kHz прежде, чем загрузка ЦП достигает 100 %.   Такая форма волны будет требовать приблизительно 60,000 аналога timepoints, чтобы быть вычисленной в секунду, и каждый timepoint будет требовать сходящегося решения схемы центральные уравнения, которые будут установлены - процесс значительно более сложный чем обработка простого цифрового события.

For many components, it should be fairly intuitive as to whether analogue or digital simulation will be required. For example, nearly all TTL and CMOS parts are represented by digital models, whereas analogue ICs such as op-amps, comparators and so forth are represented by analogue models. All components which are represented by standard SPICE models require analogue simulation.

Для многих компонентов, это должно быть довольно интуитивно относительно или аналогового или цифрового моделирования, будет требоваться. Например, почти весь TTL и части CMOS представлены цифровыми моделями, принимая во внимание, что аналоговые ИС типа op-amps, компараторы и т.д представлены аналоговыми моделями. Все компоненты, которые представлены по стандарту модели SPICE, требуют аналогового моделирования.

However, a grey area arises for components which - though strictly analogue in nature - can be represented by a digital model for some purposes. In particular, diodes - and perhaps more surprisingly - resistors fall into this category. This becomes highly relevant in the context of wire-or logic, pull-up resistors,  devices with open-collector outputs, and in diode-resistor logic networks.

Однако, серая область возникает для компонентов, которые - хотя строго аналог в природе - может быть представлен цифровой моделью для некоторых целей. В частности диоды - и возможно более удивительно - резисторы относятся к этой категории. Это становится высоко уместным в контексте логики " провод или ", нагрузочные резисторы,   Устройства с выводами с открытым коллектором, и в логических сетях с диодным резистором.

Example 1 - Wire-Or Logic

Пример 1 - Логика " телеграфирует или "

The following circuit section shows a typical wire-or logic network:

Следующий раздел схемы показывает типичную сеть логики " провод или ":

U1:A and U1:B have open-collector outputs and can only sink current. A logic 1 output level results in a high impedance condition. In terms of DSIM, this means that the gate outputs drive either an SLO (strong low) or a FLT (floating) logic state. Now if resistor R1 is modelled in the analogue domain, PROSPICE must insert a digital to analogue interface object between the logic gates and the resistor, and then an analogue to digital interface object between the resistor and the input to U2:A. This will result in wonderfully detailed simulation of the rise-fall waveforms at this node, and the current flow through R1, but will also result in a great deal of computation every time the output of U1:A or U1:B changes state.

U1:A и U1:B имеют выводы с открытым коллектором и может только погружать ток. Логика 1 выходной уровень приводит к высокому условию полного сопротивления. В терминах DSIM, это означает, что выводы шлюза ведут любой SLO ( Сильный низкий) или a FLT (Плавающее) логическое состояние. Теперь, если резистор R1 оформлен в аналоговом домене, PROSPICE должен вставить цифровой к аналоговому объекту интерфейса между логическими вентилями и резистором, и затем аналог цифровому объекту интерфейса между резистором и вводом к U2:A. Это приведет чудесно к детальному моделированию форм волны падения повышения в этом узле, и текущем потоке через R1, но также приведет к много вычисления каждый раз вывод U1:A или U1:B состояния изменения.

All this can be avoided if R1 is modelled digitally. In this case, its behaviour is to convert the SHI logic state of VCC to a WHI (weak high) logic level. When either NAND gate pulls low, the SLO state overrides the WHI state from the resistor and the net state is resolved to be logic low. But when neither gate sinks current, the WHI state beats the FLT state and the net rises to logic high. All this can be managed within the digital simulation paradigm and no analogue simulation is required.

Все этого можно избегать если R1 оформлен в цифровой форме. В этом случае, его поведение должно преобразовать SHI Логическое состояние VCC к a WHI ( Слабый высокий) логический уровень. Когда любой "И-НЕ" шлюз извлекает низко, SLO Состояние отменяет WHI Состояние от резистора и сетевого состояния решено, чтобы быть логическим низко. Но когда никакой шлюз не погружает ток, WHI Состояние побеждает FLT Состояние и сеть повышаются к логике высоко. Все это может управляться в пределах цифровой парадигмы моделирования и никакого аналогового моделирования, требуются.

Therefore, pull up resistors of any kind should almost always be modelled digitally.

Поэтому, извлеките резисторы любого вида, должен почти всегда моделироваться в цифровой форме.

Example 2 - Diode-Resistor Logic

Пример 2 - Логика С диодным резистором

Another case where seemingly analogue circuitry can  be modelled in the digital domain is diode-resistor networks of the sort shown below. These are often found around keypad scanning circuitry where the diodes serve to prevent short circuits between the row driving lines if more than more than one key is depressed simultaneously.

Другой случай, где по-видимому аналоговая схема может   Быть оформьте в цифровом домене - сети с диодным резистором сорта, показанного ниже. Они часто найдены вокруг мини-клавиатуры, просматривающей схему, где диоды служат, чтобы предотвратить короткые замыкания между строкой, ведущей строки, если больше чем больше чем один ключ понижены(угнетены) одновременно.

As with the wire-or logic example, ProSPICE will quite happily model this in the analogue domain but it will be computationally expensive. If a digital resistor model is used as above, and a diode is seen as a device which will pass only low logic level from cathode to anode and only a high logic level from anode to cathode, then the whole network can once again be modelled digitally.

Как с логическим примером " провод или ", ProSPICE будет весьма счастливо модель это в аналоговом домене, но это будет в вычислительном отношении дорого. Если цифровая модель резистора использована как выше, и диод замечен как устройство, которое пройдет только низкий логический уровень от катода до анода и только высокий логический уровень от анода до катода, то целая сеть может еще раз быть оформлена в цифровой форме.

Since keypad scanning routines tend to operate at some speed, and there are often numerous diodes and resistors, this is a very important optimization to be aware of.

Так как мини-клавиатура, просматривающая подпрограммы имеет тенденцию работать в некотором быстродействии, и имеются часто многочисленные диоды и резисторы, это - очень важная оптимизация, чтобы знать.

How to Select the Digital Resistor Model

Как Выбирать Цифровую Модель Резистора

1.	Point at the resistor you wish to change and press CTRL-E.

1. 	  Точка в резисторе Вы желает изменять и нажать CTRL-E.

2.	Click the Edit All Properties as Text checkbox.

2. 	  Щелкните Редактирование Всеми Свойствами как переключатель Text.

3.	Change the PRIMITIVE property to read

3. 	  Изменение PRIMITIVE Свойство, чтобы читать

PRIMITIVE=DIGITAL,RESISTOR

If you are building a circuit from scratch, and know that you will want a particular resistor to be modelled digitally, you can also achieve this by picking the PULLUP or PULLDOWN models from the component library. This devices already contains the PRIMITIVE property as above.

Если Вы собираете схему на пустом месте, и знаете, что Вы будете хотеть, чтобы специфический резистор был оформлен в цифровой форме, Вы можете также достигать этого, выбирая PULLUP или модели PULLDOWN от составляющей библиотеки. Эти устройства уже содержат PRIMITIVE Свойство как выше.

How to Select the Digital Diode Model

Как Выбирать Цифровую Диодную Модель

1.	Point at the diode you wish to change and press CTRL-E.

1. 	  Точка в диоде Вы желает изменять и нажать CTRL-E.

2.	Click the Edit All Properties as Text checkbox.

2. 	  Щелкните Редактирование Всеми Свойствами как переключатель Text.

3.	Change the PRIMITIVE property to read

3. 	  Изменение PRIMITIVE Свойство, чтобы читать

PRIMITIVE=DIGITAL,DIODE

4.	Delete any MODEL property, as SPICE parameters have no meaning for the digital diode model.

4. 	  Удалите любого MODEL Свойство, как параметры SPICE не имеет никакого значения для цифровой диодной модели.

If you are building a circuit from scratch, and know that you will want a particular diode to be modelled digitally, you can also achieve this by picking the DIODE-DIGITAL device  the component library. This device already contains the PRIMITIVE property as above.

Если Вы собираете схему на пустом месте, и знаете, что Вы будете хотеть, чтобы специфический диод был оформлен в цифровой форме, Вы можете также достигать этого, выбирая DIODE -цифровое устройство   Составляющая библиотека. Это устройство уже содержит PRIMITIVE Свойство как выше.

Optimizing Memory Accesses to External RAM and ROM

Оптимизация Доступа Памяти к Внешнему ОЗУ и ROM

Many larger microprocessor designs make use of ROM, RAM or EEPROM memory devices external to the microcontroller itself. These may store the program code,  or be used to supplement internal SRAM present within the CPU chip itself. Given a correct address decoding circuit, and assuming that the memory device is modelled, Proteus VSM will correctly simulate such designs as drawn. When the CPU accesses external memory, the model will drive the address, data and control lines appropriately, and external decode logic and memory model will respond by reading or writing the appropriate locations.

Намного большие проекты микропроцессора используют ROM, ОЗУ или память СППЗУ, внешние на микроконтроллер непосредственно. Они могут сохранять программный код,   Или быть используемое к добавление внутренний SRAM представляют в пределах чипа ЦП непосредственно. Учитывая правильную схему дешифровки адреса, и предполагающий, что память оформлена, Proteus VSM, правильно моделирует такие проекты как тянется. Когда ЦП обращается к внешней памяти, модель будет вести адрес, данные, и строки управления соответственно, и внешний декодируют логику, и модель памяти ответит, читая или пишущий соответствующие расположения.

This is quite useful if you wish to verify that your memory decoding circuitry works as designed, but is also extremely expensive in terms of computation. Setting up a 16 bit address will create a minimum of 16 digital events and reading or writing a byte of data to/from data bus will generate another 8. Removing the data from the bus afterwards will create another 8 events. Where address and data lines are multiplexed, as in the above HC11 design, even more events will be generated. All this compares very unfavourably with the ability of a VSM CPU model to execute an instruction using just one event per machine cycle.

Это весьма полезно, если Вы желаете проверить что вашу память, декодирующую работы схемы как разработано, но также чрезвычайно дорог в терминах вычисления. Установка 16 разрядного адреса создаст минимум 16 цифровых событий и чтения, или написание байта данных на\из шины данных генерирует другой 8. Удаление данных от шины впоследствии создаст другие 8 событий. Где адрес и строки данных мультиплексированы, как в вышеупомянутые HC11 проект, даже большее количество событий будет сгенерировано. Все это сравниваются очень неблагоприятно со способностью VSM модели ЦП, чтобы выполнить инструкцию, использующую только одно событие в машинный цикл.

Therefore, we have provided the CPU models with the ability to simulate accesses to external memory internally to the model. At the time of writing this applies to the 8051, HC11 and the larger AVR CPU models. External memory may be declared using EXTRAM, or EXTROM properties which specify the memory range for each block of external memory. Full details are provided in the model specific help for these processors, which you can access from the Edit Component dialogue form, or from the Start Menu.

Поэтому, мы обеспечили модели ЦП способностью моделировать доступ к внешней памяти внутренне к модели. Во время написания этого применяется к этим 8051, HC11 и большим моделям ЦП АВТОМАТИЧЕСКОГО РАСПОЗНАВАНИЯ РЕЧИ. Внешняя память может быть объявлена, используя EXTRAM , Или EXTROM Свойства, которые определяют диапазон памяти для каждого блока внешней памяти. Полные подробности обеспечиваются в образцовой специфической помощи для этих процессоров, к которым Вы можете обращаться от формы диалога Компонента Редактирования, или от Меню Пуск.

Once the external memory map has been defined in this way, instructions which access external memory within the specified ranges can be simulated without generating large numbers of digital events. Accesses to memory mapped peripherals can still be fully simulated, since these will lie at locations outside the memory ranges specified in the EXTRAM and EXTROM properties.

Как только внешняя карта памяти была определена таким образом, команды, которые обращаются, внешняя память в пределах указанных диапазонов может моделироваться без того, чтобы генерировать большие числа цифровых событий. Обращается к периферийным устройствам с отображенной памятью, может все еще полностью моделироваться, так как они будут лежать в расположениях вне диапазонов памяти, указанных в EXTRAM И EXTROM Свойства.


TROUBLESHOOTING

РЕШЕНИЕ ПРОБЛЕМ

The Simulation Log

Файл регистрации Моделирования

Whenever a simulation is performed a Simulation Log file is created. The simulation log file contains all information, warning and error messages from both the simulator itself and from individual models. Where a message originates from a model, it is prefixed with the models component reference in square brackets, so you might see:

Всякий раз, когда моделирование выполнено, Журнал Моделирования создан. Журнал моделирования содержит всю информацию, предупреждая и сообщения об ошибках, и от имитатора непосредственно и от индивидуальных моделей. Где сообщение происходит из модели, это - prefixed со ссылкой компонента моделей в квадратных скобках, так что Вы могли бы смотреть:

 [U1] Loaded 26 files from PROGRAM.HEX

During an interactive simulationё the contents of this file can be displayed in a popup window from the Debug menu whilst for a graph based simulation,  the file can be viewed by pointing at the graph and pressing CTRL+V.

В течение интерактивного моделирования ё Содержимое этого файла может быть отображено во всплывающем окне от меню Debug пока для графа основанное моделирование,   Файл может быть просмотрен, указывая в графе и нажимая CTRL+V.

In the case where the simulation fails completely, the log file will be displayed automatically in order than you can see the cause of the problem immediately.

В случае, где сбои моделирования полностью, журнал будет отображен автоматически чтобы чем Вы может смотреть причину проблемы немедленно.

Netlisting Errors

Netlisting Ошибки

Netlisting errors occur as a result of a problem when ISIS tries to create a netlist from the schematic - you will also encounter these if you try to export the schematic to ARES for PCB layout. Common ones are:

Netlisting ошибки происходят в результате проблемы, когда ISIS пробует создавать netlist от схемного решения - Вы также столкнетесь с ними, если Вы пробуете экспортировать схемное решение в ARES для размещения PCB. Общие:

•	Having two components with the same name, or unnamed components e.g. two resistors labelled R?.

• 	   При наличии двух компонентов с тем же самым именем, или неназванными компонентами например два резистора маркировали R?.

•	Badly formed script files such as MAP ON tables etc. Refer to the syntax definitions in the ISIS manual if you are can’t spot the problem immediately.

• 	   Ужасно сформированные файлы сценария типа MAP ON Таблицы и т.д. Обратитесь к определениям синтаксиса ISIS руководство, если Вы - может ’ T определяют проблему немедленно.

Linking Errors

Соединение Ошибок

Model linking is the process whereby ISIS calls up MDF files for components which are modelled by equivalent circuits. By far the most common problem is where the specified model file does not exist. The model file must be in the current directory, or in the Module Path as set on the Set Paths dialogue form.

Модель, связывающая - процесс посредством чего ISIS, вызывает MDF файлы для компонентов, которые оформлены схемами замещения. Намного наиболее общая проблема состоит в том, где указанный образцовый файл не существует. Образцовый файл должен быть в текущем каталоге, или в Пути Модуля как установлено на форме диалога Путей Набора.

Other common linker errors include:

Другие общие ошибки компоновщика включают:

•	Value not found in parameter mapping table. This means that the part type - e.g. CA3140 is not listed in the mapping table of the specified model file. Model files such as OA_MOS.MDF are design to model several different components using the same circuit but with different values. This error means that the model file specified does not have parameters for the device type you are using - you can edit the MDF file with a text editor to see which devices are modelled.

• 	   Значение, не найденное в параметре, отображающем таблицу. Это означает что тип части - например. CA3140 не перечислен в таблице отображения указанного образцового файла. Образцовые файлы типа OA_MOS.MDF - проект к модели несколько различных компонентов, используя ту же самую схему, но с различными значениями. Эта ошибка означает, что образцовый файл указанный не имеет параметров для типа устройства, Вы используете - Вы можете редактировать MDF файл с текстовым редактором, чтобы смотреть, которые устройства оформлены.

•	Unresolved module pin. This is a warning rather than an error, and means that the parent component body has a pin which is not present in the model. This is often OK - for example, most op-amp models do not model the offset null pins, but it can be a mistake, and if a new model doesn’t work this is a common cause - especially if there are also ‘No DC path to Ground’ warnings.

• 	   Нерешенный штырек модуля. Это - предупреждение скорее чем ошибка, и означает, что родительское составляющее тело имеет штырек, который не представлен в модели. Это - часто OK - например, большинство op-amp модели делает не модель штырьки пустого указателя смещения, но это может быть ошибка, и если новая модель doesn ’ T работа это - общая причина - особенно, если имеется также ‘ Никакой путь DC, чтобы Основать ’ Предупреждения.

Partitioning Errors

Выделение разделов Ошибок

Partitioning is the mechanism by which ISIS decides which part(s) of the circuit need to be simulated. Problems that can occur here are:

Выделение разделов - механизм, которым ISIS решает, которая часть (и) схемы должна моделироваться. Проблемы, которые могут происходить, здесь(сюда):

•	Cyclic dependencies detected. This means that an arrangement of tapes is such that the partitions behind and in front of a tape are mutually dependent. Assuming that you have correctly set any Isolate Before and Isolate After flags on probes and generators your simplest action here will probably be to delete the tape object(s) and simulate the whole circuit in one go.

• 	   Циклические обнаруженные зависимости. Это означает, что устройство лент - такой, что разделы позади и перед лентой являются взаимно зависимостерью. Предположение, что Вы правильно установили, любой Изолирует Прежде И Изолируйте После флажков на исследованиях и генераторах ваше самое простое действие будет вероятно иметься, чтобы удалить ленту, объект (ы) и моделируют целую схему в одном, идут.

•	No model specified - this means that the component indicated does not have a PRIMITIVE, MODFILE property, and has appeared in that part of the circuit which needs to be simulated. If the device is irrelevant (e.g. a connector) then you must specify PRIMTIVE=NULL, otherwise you need a model!

• 	   Никакая модель указанный - это означает, что обозначенный компонент не имеет PRIMITIVE, MODFILE свойство, и появился в той части схемы, которая должна моделироваться. Если устройство несоответствующее (например соединитель) тогда Вы должны определить PRIMTIVE=NULL , Иначе Вы нуждаетесь в модели!

•	See TYPES OF SIMULATOR MODEL for more information about simulator model types.

 См. ТИПЫ ИМИТАТОРА MODEL Для получения дополнительной информации относительно тип модели имитатора.

Power Rail Configuration Errors

Мощные Ошибки Конфигурации Шины

All power nets in the design must be bound to a power supply either on the schematic or via the Power Rail Configuration dialogue form. If one or more power nets is unbound, and appropriate error will be reported in the simulation log.

Все мощные сети в проекте должны быть связаны к электропитанию или на схемном решении или через Мощную форму диалога Конфигурации Шины. Если один или большее количество мощных сетей - несвязанная, и соответствующая ошибка, будет сообщен в файле регистрации моделирования.

Note that a net is defined as power net in the following circumstances:

Примечание, что сеть определена как мощная сеть в следующих обстоятельствах:

•	Any net that is wired to a power terminal is deemed to be a power net.

• 	   Любая сеть, которая проводить на мощный зажим, как считают, является мощной сетью.

•	Any device with hidden power pins will create power nets with the same names as the pins. For example, a 74LS00 will create power nets VCC and GND.

• 	   Любое устройство со скрытыми мощными штырьками создаст мощные сети с теми же самыми именами как штырьки. Например, 74LS00 создаст мощные сети VCC и GND.

Note also that connecting a battery or SPICE voltage source to a power net is not sufficient to prevent this error - you must define a power supply and bind the net to it in the Power Rail Configuration dialogue form

Примечание также, что соединение батареи или источника напряжения SPICE к мощной сети не достаточно предотвратить эту ошибку - Вы должно определить электропитание и связывать сеть с этим в Мощной Конфигурации Шины Форма диалога

Simulation Errors

Ошибки Моделирования

Simulation errors are generated by PROSPICE rather than ISIS, and therefore occur after a netlist file has been successfully generated. Common problems that get detected here include:

Ошибки Моделирования сгенерированы PROSPICE скорее чем ISIS, и поэтому происходят после того, как netlist файл был успешно сгенерирован. Общие проблемы, которые обнаруживаются, здесь(сюда) включают:

•	Device type not recognized. This means you have specified a primitive type that is not supported, or that a model file has used one.

• 	   Тип Устройства, не признанный. Это означает, что Вы определили примитивный тип, который не поддержан, или что образцовый файл использовал один.

•	No DC path to ground. This is discussed further under GROUND AND POWER RAILS.

• 	   Никакой путь DC к земле. Это обсуждено далее под ОСНОВАЙТЕ AND POWER ШИНЫ .

•	Could not find probe - you have tried to reference a probe or voltage generator that does not exist. Remember that you must use an IPROBE object from ASIMMDLS.LIB - you cannot reference a current probe gadget.

• 	   Не мог находить исследование - Вы пробовали к ссылке исследование или генератор напряжения, который не существует. Помните, что Вы должны Используйте объект IPROBE от ASIMMDLS.LIB - Вы не можете ссылка текущее устройство исследования.

•	Cannot open SPICE source file. The source file specified in a SPICEMODEL property cannot be located. It should be in the current directory or in the Module Path as set on the Set Paths dialogue form.

• 	   Не может открывать исходный файл SPICE. Исходный файл, указанный в a SPICEMODEL Свойство не может быть расположено. Это должно быть в текущем каталоге или в Пути Модуля как установлено на форме диалога Путей Набора.

•	Cannot find library model. The SUBCKT or MODEL you have specified does not exist in the specified library or on disk.

• 	   Не может находить библиотечную модель. SUBCKT или MODEL, который Вы определили, не существуют в указанной библиотеке или на диске.

•	Model DLL not found. The specified VSM model DLL cannot be located. It should be in the current directory or in the Module Path as set on the Set Paths dialogue form.

• 	   Модель DLL, не найденный. Указанная VSM модель DLL не может быть расположена. Это должно быть в текущем каталоге или в Пути Модуля Как установлено на форме диалога Путей Набора.

Convergence Problems

Проблемы Сходимости

This final set of errors relate to what happens if SPICE itself fails to simulate the circuit. There are basically three error messages that indicate this:

Этот конечный набор ошибок касается того, что случается, если сам SPICE будет не в состоянии моделировать схему. Имеются в основном три сообщения об ошибках, которые указывают это:

•	Singular matrix. This is akin to having more unknowns than equations and usually relates to circuits which are mis-drawn, or in which some initial conditions need to be given in order to define the starting state.

• 	   Особенная матрица. Это родственно к наличию большего количества неизвестных величин чем уравнения и обычно касается схем, которые являются неправильными тянувшими, или в котором некоторые начальные условия должны быть даны, чтобы определить стартовое состояние.

This error will often be preceded by “No DC path to ground” warnings, and you need to investigate the wiring around the pins listed after this message. If part of your circuit is not ground, the simulator can resolve its voltage relative to ground - it’s as simple as that.

    Этой ошибке будут часто предшествовать “ Никакой путь DC, чтобы основать ” Предупреждения, и Вы должны исследовать телеграфирование вокруг штырьков, перечисленных после этого сообщения. Если часть вашей схемы - не, земля, имитатор может решать его напряжение относительно земли - это ’ S столь же простой как это.

•	To many iterations without convergence. This means that circuit solution is unstable. Circuits with VSWITCH or CSWITCH primitives can create this condition easily, but any circuit whose transfer function is discontinuous can give SPICE serious problems.

• 	   К многим итерациям без сходимости. Это означает, что решение схемы непостоянно. Схемы с VSWITCH или CSWITCH примитивами могут создавать это условие легко, но любую схему, чей функция преобразования типа прерывиста, может давать SPICE серьезные проблемы.

•	Timestep too small. This means that the circuit has switched in such a way that advancing the time even by very small amounts (typically 1E-18s) still does not produce an acceptably small change in circuit voltages.

• 	   Timestep слишком маленький. Это означает, что схема имеет перключение таким способом, что продвижение времени даже очень маленькими количествами (типично 1E-18s) все еще не производит acceptably мелочь в напряжениях схемы.

Often, this is caused by a badly designed model, or by  not supplying sufficient parameters to a diode or transistor model. In a particular, if the junction capacitance values are not chosen correctly, these devices will exhibit zero switching times which can lead directly to this error message.

    Часто, это вызвано ужасно разработанной моделью, или   Не поставка(снабжающий) достаточные параметры для диодной или транзисторной модели. В частности, если значения емкости соединения не выбраны правильно, эти устройства покажут нулевые времена переключения, которые могут вести непосредственно к этому сообщению об ошибках.

Most convergence errors are due to badly drawn circuits or incorrect models - time after time we have had circuits sent in that ‘won’t simulate’ only to find that something isn’t connected. Please check the simulation log for clues, and re-check your circuit before jumping to the conclusion that PROSPICE is at fault. Where 3rd party SPICE or VSM models have been used, we cannot spend time debugging them unless you can supply a simple circuit demonstrating the problem.

Большинство ошибок сходимости из-за ужасно тянувших схем, или неправильные модели - раз за разом мы представлял схемы это ‘ Выигранный ’ T моделируют ’ Только находить что кое-что isn ’ T связанный. Пожалуйста проверьте файл регистрации моделирования для ключей, и заново проверьте вашу схему перед переходом к заключению, что PROSPICE является в ошибке. Где 3-ья сторона, SPICE или VSM модели был использован, мы не может тратить время, отлаживая их, если Вы не можете снабжать простую схему, демонстрируя проблему.

Beware also of using 3rd party SPICE models which use features not supported in standard SPICE 2 or SPICE 3. Models developed for PSPICE™ can include all manner of elements and syntax constructs that are not standard SPICE.

Остерегайтесь также использования 3-ьей стороны моделей SPICE, которые используют особенности, не поддержанные в стандарте SPICE 2 или SPICE 3. Модели, разработанные для PSPICE ™ могут включать весь способ элементов и конструкций синтаксиса, которые - не стандарт SPICE.

Oscillators cause special problems because the initial solution for the operating point will fail. After all, an oscillator has no steady state! Use IC , NS or OFF properties to define a starting state as discussed under INITIAL CONDITIONS.

Генераторы вызывают специальные проблемы, потому что начальное решение к операционной точке будет терпеть неудачу. В конце концов, генератор не имеет никакого установившегося состояния! Использование ИС , NS Или OFF Свойства, чтобы определить стартовое состояние как обсуждено под НАЧАЛЬНЫЕ УСЛОВИЯ .

If the problem really is numerical convergence, you can try the following tactics:

Если проблема действительно - числовая сходимость, Вы можете пробовать следующую тактику:

•	Increase the value of GMIN. This is a leakage resistance for reverse biased semiconductor junctions, and lower values make the circuit look more and more like a network of resistors (which will always solve). But this is at the expense of accuracy. The default is 1E-12; values above 1E-9 will give fairly meaningless results.Note in any case, that SPICE3F5 will try what is called GMIN stepping if at first the circuit will not converge. This means that a large GMIN is used to find an initial solution, and the value is then ramped back to its original value in order to maintain accuracy.

• 	   Увеличьте значение GMIN . Это - сопротивление утечки для перемены смещенные полупроводниковые соединения, и ниже оценивает, делают просмотр схемы все более подобно сети резисторов (который будет всегда решать). Но это - за счет точности. По умолчанию - 1E-12; значения выше 1E-9 дадут довольно бессмысленные результаты. Примечание в любом случае, это, КОТОРОЕ SPICE3F5 будет пробовать, что названо продвижение GMIN если сначала схема, не будет сходиться. Это означает, что большой GMIN - используемый к поиск, начальное решение, и значение тогда сползаете назад к его первоначальному значению, чтобы поддержать точность.

•	Increase the value of ABSTOL and/or RELTOL. These values control the accuracy that is required for the simulation to be deemed to have converged. However, the larger you make these tolerances, the less accurate the results will actually be.

• 	   Увеличьте значение ABSTOL и-или RELTOL. Это управление значений точность, которая требуется для моделирования, которое нужно считать, чтобы сходиться. Однако, чем больший Вы делаете эти допуски, тем менее точными, что результаты будут фактически.

•	If the circuit uses op-amps, try specifying MODFILE=OA_IDEAL instead of a specific device type - this model is much easier to simulate.

• 	   Если схема использует op-amps, определение попытки MODFILE=OA_IDEAL Вместо специфического типа устройства - эта модель - намного проще, чтобы моделировать.

•	  Lower the value of TRTOL. This will make SPICE use smaller timesteps so it will be less likely to ‘lose’ a convergent solution, but at the expense of longer run times. This will only work if the simulation has failed part way through a transient analysis.

• 	     Понизите значение TRTOL . Это будет заставить SPICE использовать меньший timesteps, так что это будет менее вероятно ‘ Терять ’ Сходящееся решение, но за счет дольше выполненных времен. Это будет только работать, если моделирование потерпело неудачу часть путь через анализ переходных процессов.

•	  You should also try reducing TRTOL if plotted traces look ‘spiky’, or contain mathematical noise. This often manifests itself as oscillation of a value after a rapid level transition.

• 	     Вы должны также пробовать сократить TRTOL Если составил график просмотр следов ‘ Остроконечный ’ , Или содержите математический шум. Это часто проявляется как колебание значения после быстрого перехода уровня.

Тип Состояния	Ключевое слово	Графическое Появление
Сильный Высоко	SHI	Высокий уровень в синем.
Слабый Высоко	WHI	Высокий уровень в синем.
Плавающий	FLT	Середина уровня в белом.
Утверждение	ПОДСТАВИТЬ	Середина уровня в желтом.
Слабый Низко	WLO	Низкий уровень в синем.
Сильный Низко	SLO	Низкий уровень в синем.
Вы можете таким образом определять состояние следа в специфическое время, или смотрящий на цвет и позицию соединительной линии, или, максимизируя граф, устанавливая курсор по желательной позиции, и читая состояние отключают строку состояния. Логические уровни в позиции курсора также отображены только направо от меток следа.

Тип Состояния	Ключевое слово	Описание
Сила Высоко	PHI	Логика 1 мощная шина.
Сильный Высоко	SHI	Логика 1 активный вывод.
Слабый Высоко	WHI	Логика 1 пассивный вывод.
Плавающий	FLT	Плавающий вывод - высокое полное сопротивление.
Неопределенный	WUD	Середина напряжения из аналогового источника.
Утверждение	ПОДСТАВИТЬ	Середина напряжения от цифрового конфликта.
Слабый Низко	WLO	Логика 0 пассивных вывода.
Сильный Низко	SLO	Логика 0 активных вывода.
Сила Низко	ООП - ОРГАНИЗАЦИЯ ОСВОБОЖДЕНИЯ ПАЛЕСТИНЫ	Логика 0 мощных шины.
По существу, данное состояние содержит информацию относительно ее полярности - высоко, низко или на полпути -и ее силы. Сила - мера количества тока, вывод может источник или погружать и становится уместным, если два или больше вывода связаны с той же самой сетью.

TTL	Стандарт TTL (74 ряд)
TTLLS	Малая мощность Шотки   TTL (74LS ряд)
TTLS	Стандарт Шотки   TTL (74S ряд)
TTLHC	Высокая скорость CMOS TTL (74HC ряд)
TTLHCT	Высокая скорость CMOS TTL с выводами TTL   ( 74HCT ряд)
CMOS	4000 ряда CMOS.
NMOS	Тип Микропроцессора схемы МОП с уровнями логики TTL.
PLD	PLD тип схемы МОП.
Из этого следует, что любая новая цифровая модель может быть назначена семейство устройства, дополняя свойство типа

V +	-	Имя положительного штырька электропитания.
V-	-	Имя отрицательного штырька электропитания.
VOLTAGE	5V	Определяет по умолчанию операционное напряжение.
RINT	1m ℜ∫	Определяет полное сопротивление внутренней батареи. Значение нуля будет блокировать батарею.
С ПЛАВАЮЩЕЙ ТОЧКОЙ	-	Определяет HIGH или значение LOW для плавающих вводов.
Наконец, это стоит указывать что любое специфическое свойство например. TRISE, может быть отменен на родительском устройстве, так, если Вы хотите, моделируют 4000 ряда ИС с медленным временем нарастания, Вы могли бы дополнять TRISE=10u Непосредственно к его списку свойств.